对设计微米芯片而言,摩尔定律使前端的验证(verification)复杂度倍增。过去,摩尔定律只影响到硬件的验证工作,仅冲击到既存的解决方案。但是,今天嵌入式数字信号处理器(DSP)和微处理器内核必须整合在一起,此技术上的困难度对业者而言是一个崭新的挑战。
将这些IP内核整合在一起时,IP通路商不只要提供验证硬件的工具,也要提供与硬件相关的嵌入式软件和开发工具。因此DSP和SoC整合的成功关键有二:一是硬件的验证,另一是与前者同时进行的嵌入式软件(embedded software)的移植和验证。
过去,EDA业者已经为纯硬件验证流程开发出许多种方法。其中最有效的方法是使用抽象(abstraction)法和使用相关的工具将问题局限在正确的条件之下解决它。这种方法导致芯片设计工作可以从传统的主板级(board level)电路布局(layout)设计向上提升到缓存器转换层级(RTL)的设计,使上层的IP具有可再重复使用的特性。这种方法已经沿用了将近40年,这些年来RTL的使用效率相当良好。精准的正规(formal)法、直接随意(directed-random)法、硬件辅助的验证方法也一一被采用,当这些方法被正确使用时,一流的团队能一次就成功地设计出芯片来。业者现在可以设计内含数百万个逻辑闸的硬件,已经超越了过去的数百个逻辑闸。其中的关键在于设计之初就能使用最好的工具和方法。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10/ごとに 30 日間 |
5//ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
20/ごとに 30 日間 |
付费下载 |