自有半导体组件以来，芯片制造商就将铝当成主要的导线材料，这是因为铝在电路图案的沉积和蚀刻十分容易；但以铝作为导线的传统制程芯片，其缺点在于当导线变得很细时，便无法可靠的承载电流，若再继续微小化不但无法提高IC性能，反而会降低效能，这使得铝在未来的IC制程应用方面受到相当程度的限制。

随着集成电路制程技术迅速成长，组件尺寸不断缩小至深次微米（Deep Sub-Micron meter），并更进一步迈向奈米（nanometer）等级的领域，致使IC单位面积之组件密度急遽增加。在IC制程中，需靠金属导线为各个晶体管间相互连接传递讯号，当IC之积集度（integrity）增加，芯片表面无法提供足够的面积制作所需之金属导线，而必须使用多层的连接线路设计，这些复杂金属导线就是芯片的导线结构（interconnect）。在要求产品微小化的同时，组件中的导线线宽也必须应需求而缩小，但是线宽缩小将导致较高的电阻，较窄的导线间距则造成较大的电容，而影响了讯号的传输速度，(图一)是数值仿真的结果，在0.25微米世代以下，导线的讯号延迟将超过组件的讯号延迟，因此为了降低讯号延迟的效应，使用低电阻系数的铜导线就成了半导体业者积极研发的解决方案。

如何改善因导线细微化而生之讯号延迟
...
...