本系列文章的第一部分涵盖了抖动（jitter）的基本观念，包括与ADC时脉相关的抖动，以及取样讯号对抖动的影响，推导出由抖动所造成的SNR基础表示式。接着，讨论了不同的类型的抖动与其来源，以及取样-时脉相位杂讯与抖动间的关系。总结前文，其以图表描述时序装置的功能性方块及可达成特定应用所需效能的可调整参数。

本文第二部分将着重于设计的系统层次，一开始将检视特定的从多模组、单频道架构到单模组架构的通讯系统等问题。单模组架构藉由取样在高中频的宽频、多频道讯号，将多频道处理转移数位领域，这些架构通常使用亚奈取样（sub-Nyquist sampling）。接下来会讨论ADC效能演进的含意，并且回顾在亚奈取样下取样时脉相位杂讯的影响。最后阐述如何分析与此时脉抖动相关的多重、无相关的杂讯源对整体SNR的影响，并且举例描述针对不同的ADC解析度要求不同的抖动。

《图一 多模块架构》

多媒体领域发展趋势
...
...