最近出现的Rambus技术，明显提升了以电脑为基础的设计里处理器存取记忆体的能力。此科技是以非常快速的晶片对晶片介面为基础，已经为新的DRAM架构称之「RDRAM」。这项科技也可以配合传统的处理器与控制器使用，效能要比传统DRAM快10倍。虽然记忆体汇流排系统消除了记忆体存取瓶颈，但是其工作已达数位效能能力的边缘。汇流排记忆体通道双缘皆为400-MHz差动时脉传输资料，因此资料率高达800-MB/s。而且其资料、时脉以及控制电路的逻辑电位都是800-mV,必须在阻抗稳定控制的环境下工作并符合严格的时序要求。

严格的设计要求

Rambus架构具有许多优点，却也同时对系统开发人员带来三项主要的系统设计与验证挑战。第一：Rambus通道的高速讯号引起的严格要求。 13个高速高品质讯号必须以阻抗稳定控制的传输线路传送，这些线路的长度要非常接近才能减少时序偏移。使用特殊800-mV逻辑电位传输资讯并与标准CMOS电路交互作用时，这些讯号形成汇流排通道的有效部分。我们很难利用示波器或逻辑分析仪检查这种高效率结构的 Rambus即时系统交互作用。设计师必须详细检查13条线路上载送的混杂高速资讯，验证系统效能及解析系统作业，才能清楚地了解记忆体通道中的动作情形。
...
...