账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
Serial ATA系统测试架构
 

【作者: Richard Markley】2004年12月04日 星期六

浏览人次:【4882】

序列ATA(SATA)速度的不断提升,导致它的设计与测试变得愈来愈困难。这时需要利用非侵入性的探测(包括电气与机械的方式),来了解链路上的协议细节。设计人员通常还需要可让这个流量与系统上的其他总线(例如处理器的前端总线或PCI-Express链路)产生时序连接的能力,因此他们需要依赖逻辑分析仪的时序连接功能。不过,乍看之下,似乎没有一台逻辑分析仪能够捕捉3Gbps的Serial ATA II或序列连接SCSI(SAS)。


《图一 逻辑分析仪》
《图一 逻辑分析仪》

虽然好像是这样,其实只要搭配分析测试探棒,逻辑分析仪就能撷取最快速的SATA或SAS链路。分析测试探棒能处理频率数据的复原,并透过“解多任务”(demuxing)程序将数据分到多个速度较慢的平行信道。逻辑分析仪在接收到这项信息后,会以封包的方式重新显示,就像在链路上的情况一样。


数据撷取
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
为NVMe-over-Fabrics确定最佳选项
利用长期服务方案延长测试系统的生命周期
洞察关键 掌握趋势
量测市场策略观察 各有各的好
11ac测试难题迎刃而解!
comments powered by Disqus
相关讨论
  相关新闻
» Anritsu Tech Forum 2024 揭开无线与高速技术的未来视界
» 安立知获得GCF认证 支援LTE和5G下一代eCall测试用例
» 资策会与DEKRA打造数位钥匙信任生态系 开创智慧移动软体安全商机
» 是德科技推动Pegatron 5G最隹化Open RAN功耗效率
» 是德科技PathWave先进电源应用套件 加速电池测试和设计流程


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BFBTQJ5USTACUKP
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw