随着3C市场的需求及技术的演进,元件的大小必须由微米走向奈米的尺度(1~100奈米),以提供速度、耗电量、整合及密度等各方面的改进,特征尺寸( Feature Size)如过去的0.25微米、0.18微米、0.13微米将进入90奈米,开始迈入奈米电子技术的新世代。国际半导体技术蓝图(International Technology Roadmap for Semiconductors;ITRS)预测在2004年90奈米将可导入生产线量产,但各国先进厂商均积极地迈入此新制程,例如Intel、IBM、TI、Toshiba、TSMC 、UMC...等,更已在2003年展开90奈米制程量产布局,以成为下一个市场的赢家,并积极地投入90奈米以下制程之研究,以预备下一个世代的来临。
但当特征尺寸继续走向65奈米、45奈米及32奈米以下制程时,制程技术将迈入更艰难的领域,其所面临的挑战可分为传统奈米电子微缩技术及新型结构技术。在传统奈米电子微缩技术方面,除了65奈米以下微影技术的发展机会未明之外,因金属连线线宽缩小所造成的电阻/电容时间延迟(RC Time Delay),需导入低介电材料,以降低内连线系统的讯号延迟时间。在新型结构技术方面,因高度积集的电晶体数量所造成之功率消耗,亦有利用绝缘层上覆矽(Silicon on Insulator;SOI)、应变矽(Strained-Si)等技术以达到微缩及提升效能等目的。