 |
解決黃光技術成本挑戰 默克提出DSA代替微影材料 (2019.09.19)
微影（lithography）扮演半導體製程中最重要的流程，通常占全體製程40%~50%的生產時間。隨著電晶體大小持續微縮，微影技術需製作的最小線寬（pitch level）也被為縮至極短波長才能製成的程度，從採用波長365nm的UV光，到波長248nm及193nm的深紫外線光（DUV），甚至是波長10~14nm的極紫外線光（EUV），微影技術正面臨前所未有的挑戰 |
|
KLA-Tencor：7奈米以下製程需有效降低顯影成型誤差 (2017.09.14)
7納米製程節點將是半導體廠推進摩爾定律（Moore’s Law）的下一重要關卡。半導體進入7納米節點後，製程將面臨更嚴峻的挑戰， 不僅要克服晶圓刻蝕方面、熱、靜電放電和電磁干擾等物理效應，同時要讓信號通過狹小的線也需要更大的電力，這讓晶片設計，檢查和測試更難 |
|
Brewer Science：先進封裝可解決現階段製程微縮挑戰 (2017.09.13)
今日的消費性電子產品、網路、高效能運算 (HPC) 和汽車應用皆仰賴封裝為小型尺寸的半導體裝置，其提供更多效能與功能，同時產熱更少且操作時更省電。透過摩爾定律推動前端流程開發，領先的代工和積體裝置製造商 (IDM) 持續不斷挑戰裝置大小的極限，從 7 奈米邁向 3 奈米 |
 |
提高記憶深度及完整訊號捕獲率的示波器整合方案 (2008.03.18)
幾乎所有電子產業包括電腦、通訊、半導體、航太國防、汽車與無線產業中的電子設計與測試研發人員，都在持續開發複雜的硬體設計方案，細微的訊號和偶發事件益發層出不窮，因此硬體設計工程師需要分析除錯功能強大的示波器，做為硬體設計測試除錯的主要量測依據 |
