 |
Silicon Labs成立20週年 打造人、設備和數據的互聯世界 (2016.08.19)
以成就更智能、更互聯的世界為宗旨之半導體、軟體和解決方案供應商Silicon Labs (芯科科技) 近日歡慶公司成立20周年。過去兩個十年以來，該公司已從致力於協助開發業者降低系統設計之成本、規模和複雜性的半導體新創公司，轉化為今日物聯網 (IoT) 領域中低功耗連接解決方案提供 |
|
聯詠科技獲得CEVA-XM4圖像和視覺處理DSP授權許可 (2016.08.19)
專注於智慧互聯設備的全球訊號處理IP授權許可廠商CEVA公司宣佈台灣無晶圓廠IC設計企業聯詠科技(Novatek Microelectronics)已經獲得CEVA-XM4智慧視覺DSP的授權許可，將用於其下一代視覺功能系統單晶片(SoC)產品上，針對一系列需要先進視覺智慧功能之終端市場 |
 |
新唐創新推出NuMaker Brick開發平台 (2016.08.15)
新唐科技(Nuvoton)為滿足多元的創客開發需求，創新推出物聯網積木開發平台 – NuMaker Brick，此平台重新定義創客開發流程，讓使用者不用寫程式也能任意組合模組，搭配手機App即看即設(See & Set)，一分鐘就能完成使用者規劃設計的功能 |
|
Mentor為Verification Academy新增SystemVerilog課程和圖案庫 (2016.08.10)
Mentor Graphics公司為Verification Academy增加全新SystemVerilog課程和圖案庫以?明驗證工程師提高專業技能、生產率及設計品質。針對 UVM 驗證的 SystemVerilog 物件導向程式設計 (OOP) 課程由一位業內資深的 SystemVerilog 專家開發，可幫助工程師擴展 SystemVerilog 技能並在新概念、新技術與新方法方面保持與時俱進 |
|
Mentor Veloce 硬體加速模擬平台協助Barefoot Networks驗證完全可程式設計開關 (2016.07.28)
Mentor Graphics公司宣佈，構建用戶可程式設計及高性能的網路交換器的開創者 Barefoot Networks 已成功採用 Veloce硬體加速模擬平台驗證其 6.5Tbps Tofino交換器。Veloce 硬體加速模擬平台不僅具有高容量與卓越的虛擬化技術，還擁有遠端存取選項以及在網路設計驗證領域有口皆碑的成功經驗，由此 Barefoot 選擇了這一平台 |
|
Mentor Graphics 擴展 PADS PCB產品創建平台 (2016.07.15)
Mentor Graphics 公司宣佈在 PADS PCB 產品創建平台中新增一些功能。全新的類比/混合信號 (AMS) 以及高速分析產品能夠解決混合信號設計、DDR 導入以及正確的電氣設計 signoff 的相關工程挑戰 |
|
慧榮加速3D TLC NAND用戶端SSD市場普及速度 (2016.07.13)
今年，3D NAND已幾乎佔據用戶端SSD市場半壁江山，而採用高級SSD控制器實現低成本高性能、基於3D TLC NAND的解決方案則是促成這一轉變的關鍵。慧榮科技（Silicon Motion）推出了SM2258這款搭載?體並支援全系列SATA 6Gb/s SSD控制器解決方案，可支援所有主流NAND供應商最新發佈的3D TLC NAND產品 |
|
宏觀微電子推出新世代高階衛星低雜訊鎖項環降頻器晶片 (2016.07.04)
宏觀微電子（Rafael）推出新世代高階衛星低雜訊鎖項環降頻器晶片系列產品RT320M以及RT340M。透過台灣高度成熟且具成本優勢的COMS製程，成功設計出RT320M及RT340M全系列晶片 |
 |
[專欄]從新政府五大創新產業 看台灣半導體業機會 (2016.07.01)
於520 上任的新政府已明確揭示將以創新帶動經濟，透過智慧台灣帶動產業升級，建立台灣經濟發展的新模式。新政府提出五大重點創新產業，包括物聯網/智慧科技、綠能、生技醫療、智慧機械、國防產業等，相關領域估計將成為我國產業重點推動的方向 |
|
智原科技採用Cadence OrbitIO與SiP佈局工具大幅節省封裝設計時程 (2016.06.24)
益華電腦（Cadence）宣佈，ASIC設計服務、SoC暨IP研發銷售廠商智原科技（Faraday Technology）採用Cadence OrbitIO Interconnect Designer(互連設計器)及Cadence SiP佈局工具，相較於先前封裝設計流程節省達六成時間 |
|
Xilinx推出SDSoC開發環境2016.1版 (2016.06.15)
新版本透過系統級特性設定工具加速C/C++架構編程並減少50%端對端編譯時間
美商賽靈思（Xilinx）推出SDSoC開發環境2016.1版，其可讓Zynq系列SoC及MPSoC運用C/C++語言進行軟體定義編程，並支援近期新推出的16nm Zynq UltraScale+ MPSoC |
|
聯發科反擊媒體不實報導 (2016.06.13)
「比照 IC 製造與封裝測試業規定，允許個案申請專業審查陸資投資 IC 設計業」目前是台灣半導體協會的共識。在 2016 年 5 月 31 日的台灣半導體協會 IC 設計產業策略委員會會議中 |
 |
連網汽車應用興起 u-blox完備的連接技術方案將扮演要角 (2016.06.08)
物聯網(IoT)旋風已席捲汽車產業。從資訊娛樂系統開始，IoT已逐步演進，並在令人振奮的全新V2X架構中融合了感測器、定位、蜂巢式以及短距離通訊技術，將能提升安全性與駕駛體驗，並加速無人駕駛車的發展 |
|
2016 ARM Design Contest設計競賽即日起開放報名！ (2016.05.16)
物聯網科技大躍進─隨著「物聯網」概念逐步應用於行動裝置、端點服務、虛擬實境、智慧機器人等新科技領域中，全球矽智財供應廠商ARM宣布，2016 ARM Design Contest設計競賽正式起跑！正式邁入第十一屆的ARM Design Contest |
|
Mentor Graphics宣佈PADS創新平臺又添新功能 (2016.05.06)
Mentor Graphics公司推出基於PADS PCB軟體的綜合產品創新平臺，該平臺幫助個體工程師和小型團隊解決開發現今電子產品所面臨的工程挑戰。隨著系統設計複雜度以及印刷電路板（PCB）、機構和系統工程師對易於使用工具的需求不斷增加，PADS平臺經擴展可幫助工程師實現從概念設計到交付製造，開發基於 PCB 的系統 |
|
智原科技採用Cadence OrbitIO與SiP佈局工具節省封裝設計時程 (2016.05.06)
全球電子設計創新廠商益華電腦（Cadence）宣佈，ASIC設計服務、SoC暨IP研發銷售廠商─智原科技（Faraday Technology）採用Cadence OrbitIO互連設計器及Cadence SiP佈局工具，相較於先前封裝設計流程節省達六成時間 |
|
新思客製化設計 縮短FinFET設計流程 (2016.04.19)
新思科技(Synopsys)發表客製化設計解決方案Custom Compiler，可有效應用在FinFET製程技術，讓客製化設計流程從數天縮短至數小時以提高產能。
新思科技以全新自動化視覺輔助(visually-assisted automation) 技術因應客製化設計的挑戰，不但能加速設計流程，同時能減少反覆設計並增加重複利用率為了，讓FinFET佈局(layout)的產能更上層樓 |
|
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球電子設計創新廠商益華電腦（Cadence）推出下一代Virtuoso平台，可為設計人員提供10倍的跨平台效能與容量提升。此平台包含在Cadence Virtuoso類比設計環境（Virtuoso Analog Design Environment, ADE）中新增技術，並為Cadence Virtuoso佈局套件提供增強功能，以因應汽車安全、醫療裝置與物聯網（IoT）應用等需求 |
|
奧地利微電子為0.35μm類比特殊製程推出可交互操作製程設計套件 (2016.03.22)
奧地利微電子（ams AG）推出應用於0.35μm類比特殊製程的可交互操作製程設計套件（iPDK）。該可交互操作製程設計套件基於開放存取（OpenAccess）資料庫，透過使用標準語言以及統一的架構實現多種EDA工具的可共同操作性 |
|
創意電子推出28G多標準SerDes IP (2016.03.22)
創意電子（GUC）宣布其 28Gbps 多標準 SerDes IP（28G-EMSPHY-XT）在台積電（TSMC）28奈米製程技術中通過矽晶驗證，且符合IEEE 802.3bj（100GBase-KR4）、CEI- 25G-LR 及 CEI-28G-VSR 規格。
GUC 的新 SerDes IP是GUC目前眾多的SerDes IP 組合之中先進的產品 |
