 |
AI时代里的PCB多物理模拟开发关键 (2024.07.25)
AI应用兴起，带动了新一波的PCB板技术发展，也由於AI时代来临，PCB板开发的多物理模拟思维也变得越来越重要。 |
 |
西门子与SPIL合作为扇出型晶圆级封装提供3D验证工作流程 (2023.06.13)
西门子数位化工业软体与矽品精密工业（矽品；SPIL）合作，针对 SPIL 扇出系列的先进（IC）封装技术，开发和实作新的工作流程，以进行 IC 封装组装规划与 3D LVS（layout vs. Schematic）组装验证 |
|
西门子与联华电子合作开发3D IC hybrid-bonding流程 (2022.09.30)
西门子数位化工业软体近日与联华电子（UMC）合作，为联华电子的晶圆对晶圆堆叠（wafer-on-wafer）及晶片对晶圆堆叠（chip-on-wafer）技术提供新的多晶片 3D IC 规划、组装验证，以及寄生叁数萃取（PEX）工作流程 |
|
[西门子EDAxCTIMES] 应用自动化验证工具消除线路图设计错误 (2022.03.10)
在这设计日益复杂的PCB板设计中，仰赖人工检查线路图设计已不再可行，如何应用工具进行自动化消除线路图设计的错误，是每个追求低成本与及时上市公司所面临的挑战 |
|
西门子与台积电深化合作 3D IC认证设计达成关键里程 (2021.11.04)
西门子数位化工业软体，日前在台积电 2021开放创新平台 (OIP) 生态系统论坛中宣布，与台积电合作带来一系列的新产品认证，双方在云端支援 IC 设计，以及台积电的全系列 3D 矽晶堆叠与先进封装技术（3Dfabric）方面，已经达成关键的里程碑 |
|
西门子携手日月光 开发次世代高密度先进封装设计方案 (2021.02.25)
西门子数位化工业软体宣布，将与日月光（ASE）合作新的设计验证解决方案，协助共同客户更易於建立和评估多样复杂的整合IC封装技术与高密度连结的设计，且能在执行实体设计之前和设计期间使用更具相容性与稳定性的实体设计验证环境 |
|
Mentor最新PCB技术领导奖名单出驴 Infinera获最隹整体设计奖 (2020.12.21)
Mentor，a Siemens business日前公布第28届印刷电路板（PCB）技术领导奖（TLA）的获奖名单。此计画成立於1988年，是电子设计自动化（EDA）产业中历史最悠久的PCB设计技术竞赛，旨在表彰采用创新方法和设计工具来因应高复杂度PCB系统设计挑战，并开发出业界领先产品的工程师和设计人员 |
|
Mentor高密度先进封装方案 通过三星Foundry封装制程认证 (2020.12.01)
Mentor, a Siemens business宣布其高密度先进封装（HDAP）流程已获得三星Foundry的MDI（多晶粒整合）封装制程认证。Mentor和西门子Simcenter软体团队与三星Foundry密切合作，开发了原型制作、建置、验证和分析的叁考流程，提供先进多晶粒封装的完备解决方案 |
|
Mentor获两项台积电OIP年度合作夥伴奖 (2020.11.04)
Mentor, a Siemens Business近日凭藉其EDA解?方案，获得由台积电（TSMC）颁发的两项2020年度OIP合作夥伴奖。该奖项旨在表彰Mentor等台积电开放创新平台（OIP）生态系统的合作夥伴，在过去一年为实现下一世代晶片级系统（SoC）及三维积体电路（3DIC）设计所做的杰出贡献 |
|
Mentor通过台积电最新3奈米制程技术认证 (2020.09.11)
Mentor，a Siemens business近期宣布旗下多项产品线和工具已获得台积电（TSMC）最新的3奈米（N3）制程技术认证。
台积电设计建构管理处资深处长Suk Lee表示：「此次认证进一步突显了Mentor为双方共同客户以及台积电生态系统所创造的价值 |
|
Mentor扩展可支援台积电5奈米FinFET与7奈米FinFET Plus 制程技术的解决方案 (2018.11.20)
Mentor今（20）天宣布其Mentor CalibreR nmPlatform 与Analog FastSPICE? (AFS?) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition? Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor扩展可支援台积电5/7奈米FinFET Plus 制程技术的解决方案 (2018.11.19)
Mentor今天宣布，该公司的Mentor Calibre nmPlatform 与Analog FastSPICE (AFS) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor「向左移」设计工具 降低PCB开发时间与成本 (2018.06.12)
西门子旗下事业部Mentor，今日在台北举行PCB系统论坛（PCB System Froum），针对电子系统PCB的开发与设计流程提出改善的解决方案，尤其是透过其自动化设计工具的协助，减少整体开发成本，同时缩短上市时程 |
|
西门子NX在统一平台上为产品开发提供跨领域工具 (2017.11.09)
西门子今日宣布推出其NX软体的最新版本。基於客户部署准备和资料储备，最新版NX软体所提供的下一代设计、模拟和制造解决方案可协助企业在端到端流程中实现数位化双胞胎的价值 |
|
Mentor扩展台积电InFO与CoWoS设计流程解决方案协助推动IC创新 (2017.09.21)
Siemens业务部门Mentor宣布，已为其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具进行了多项功能增强，以支援台积电的创新InFO(整合扇出型)先进封装与 CoWoS (chip-on-wafer-on-substrate)封装技术 |
|
满足先进IC封装设计需求 明导推Xpedition高密度先进封装流程 (2017.06.14)
为了提供更快速且高品质的先进IC封装设计结果，明导国际（Mentor）推出了端到端Xpedition高密度先进封装（HDAP）流程，其设计环境可提供早期、快速的原型评估；明导认为，此一工具与现有的流程相比，可大幅地减少时间，可再细部建置之前充分进行HDAP的最隹化设计 |
|
台积电与明导国际合作为新InFO技术变形提供设计与验证工具 (2017.01.12)
明导国际(Mentor Graphics)宣布该公司已与台积电(TSMC)就其Xpedition Enterprise平台以及Calibre平台扩展双方的合作关系，为台积电的InFO(整合扇出型)技术提供适用于多晶片与晶片─DRAM整合应用的设计与验证工具 |
|
瞄准台积电InFO技术 明导以两大平台因应 (2016.06.21)
在晶圆代工与封测领域两大次产业之间最有趣的话题，莫过于晶圆代工跨足封装市场的讨论，从早前台积电与Xilinx（赛灵思）合作，推导出CoWoS技术，而近年来，台积电对于新一代的封装技术InFO（Integrated Fan-Out；整合扇出型封装）的推广也相当不遗余力，显见台积电对于封装市场的企图心 |
|
Mentor Graphics宣布PADS创新平台又添新功能 (2016.05.06)
Mentor Graphics公司推出基于PADS PCB软体的综合产品创新平台，该平台帮助个体工程师和小型团队解决开发现今电子产品所面临的工程挑战。随着系统设计复杂度以及印刷电路板（PCB）、机构和系统工程师对易于使用工具的需求不断增加，PADS平台经扩展可帮助工程师实现从概念设计到交付制造，开发基于 PCB 的系统 |
|
Mentor Graphics启动PCB技术领导奖年度计画 (2015.09.18)
Mentor Grpahics(明导)公司正式发出第26届年度技术领导奖（TLA）大赛的参赛邀请。这一大赛延续了该公司一直以来表彰卓越印刷电路板（PCB）设计的传统。本大赛始予1988年，现已成为电子设计自动化(EDA)行业持续时间最长的竞赛评比项目 |
