【光電整合x數位創新】《共同封裝光學應用與挑戰》

活動介紹

光電整合x數位創新共同封裝光學應用與挑戰在數位創新應用的驅動下，光電整合將涉及半導體、光學、封裝、系統架構四大領域的深度協作，面對跨域失效風險，單一技術團隊已難以獨力應對。隨著AI模型日益複雜、算力需求呈指數級增長，傳統電互連技術正遭遇頻寬、功耗與距離的物理極限挑戰。由於數位轉型與高效運算的需求不減，光電整合技術憑藉高頻寬密度、低延遲與能耗效率，成為突破「後摩爾時代」傳輸瓶頸的創新核心解方。然而，從矽光子晶片、混合封裝到系統佈署，光電整合仍面臨多重挑戰。本次活動聚焦於創新性的共同封裝光學元件（CPO）技術，深入解析高頻訊號、封裝架構與系統驗證三大關鍵戰場，為參與者搶佔光互連市場的關鍵技術先機。

活動議程

時間	主題	講師
13:00～13:30	報到
13:25～13:30	Opening	CTIMES 資深編輯王岫晨 Steven Wang
13:30～14:10	高頻光電混合訊號量測：從SerDes到矽光子元件的測試	邀請中
14:10～14:50	高速電子產品與CPO設計中的信號完整性挑戰與解決方案	思渤科技 CAE資深技術副理陳冠忠
14:50～15:00	Break time
15:00～15:40	共同封裝（CPO）的可靠度與安全認證挑戰：從元件到系統的合規性	邀請中
15:40～16:20	深度探討+QA時間	思渤科技

  1.若因不可預測之突發因素，主辦單位得保留研討會課程主題及講師之變更權利。
  2.活動期間如有任何未盡事宜，本公司保留變更或終止本活動之決定權，相關變更內容將不定期公告於網頁。
  3.本公司有絕對的權力審核學員入場與否。
  4.講師有權不提供研討會授課講義及電子檔，不便之處請多包涵

講師介紹

陳冠忠

思渤科技

CAE資深技術副理

擁有13年高頻通訊與半導體測試介面產業經驗，早期專注於無線通訊領域的天線設計與測試，後轉入半導體領域，參與高頻Socket與Probe Card的設計與開發，熟悉從前端設計到量產流程。現任思渤科技CAE資深技術副理，負責HFSS、Q3D、SIwave等電磁模擬軟體應用，專長於高速訊號完整性（SIPI）通道的模擬與優化，協助客戶導...

主辦單位

協辦單位

合作夥伴

交通資訊

活動時間： 2025年06月20日 (五)13:30~16:20

活動地點：台北數位產業園區（digiBlock Taipei） 103台北市大同區承德路三段287號C棟

轉乘資訊：

digiBlock C周邊停車場
- 兒童育樂中心停車場(國雲停車場):台北市玉門街33號(承德路三段天橋下右轉敦煌路左轉玉門街)
- 承德三停車場:承德路三段254巷(停車後過馬路左轉直走，承德路285巷右轉就會看到 digiBlock C)
- 168parking(明倫社宅室內停車場): 由承德路283巷進入(停車後請步出明倫社宅往285巷右轉就會看到 digiBlock C)
搭乘捷運淡水信義線【圓山站】2號出口出來後右轉，步行400公尺，往台北數位產業園區的方向行走，順著庫倫街61巷一路直行走到底，順著左轉，就會看到 digiBlock C
搭乘公車「26」、「280」、「288」、「304承德」、「41」、「616」、「618」、「756」、「承德幹線」【明倫高中】站下車

參加辦法

參加方式：本研討會恕不開放12歲以下兒童入場。

報名洽詢：

注意事項：

1.一般免費活動，將由主辦單位進行出席資格審核，通過審核後您將於活動日期前三日收到報到通知信函。

2.請於活動當日報到時，以紙本或螢幕出示通知信函中之報到編號，以快速完成報到。

3.活動當天，若報名者不克參加，可指派其他人選參加，並請事先通知主辦單位。

4.若因不可預測之突發因素，主辦單位得保留研討會課程主題及講師之變更權利。

5.活動若適逢颱風達放假標準等天災之不可抗拒之因素，將延期舉辦，時間則另行通知。