MathWorks公司日前發佈其旗下產品-硬體描述語言轉碼器(HDL Coder)之產品新功能- H,它可自動從MATLAB產生HDL程式碼,允許工程師從廣泛使用的MATLAB中直接實現他們的FPGA和ASIC設計。
MathWorks公司同時也一併發表了相關的新改版產品-硬體描述語言驗證工具(HDL Verifier),本產品支援Altera FPGA硬體迴圈驗證(hardware-in-the-loop)功能,可進行FPGA和ASIC設計的測式及驗證。有了這兩個產品,從此不論是以MATLAB或Simulink進行設計皆可支援 HDL程式碼的產生和驗證。
硬體描述語言轉碼器(HDL Coder):HDL工作流程Advisor提供使用者客製化及最佳化HDL程式碼的選項,且可從MATLAB中直接轉碼成FPGA程式
HDL Coder可直接從MATLAB函數和Simulink的模型產生可攜的、與VHDL和Verilog程式碼統整的程式碼,直接用於FPGA的編碼或進行ASIC的原型化及設計。因此,工程團隊透過本產品現在可以立即識別出最佳的演算法以進行硬體實現。
Simulink模型和所產生的HDL程式碼之間的可追溯性,還支援更高精確(high-integrity)設計應用的發展,如採用DO-254標準和其他標準等設計。
HDL Verifier則支援Altera FPGA硬體迴圈(hardware-in-the-loop)及Xilinx FPGA板的驗證功能,HDL Verifier提供了協同模擬(co-simulation)的介面,將MATLAB和Simulink與Cadence公司的Incisive、Mentor Graphics公司的ModelSim以及Questa HDL模擬器鏈接起來。有了這些功能,工程師可以迅速驗證他們的HDL實現結果,是否與原先在MATLAB開發的演算法及Simulink的系統規格相符合。