基于大部分边缘计算、电脑视觉和工业控制演算法都是由开发人员使用C++ 语言来开发，然而他们对底层FPGA硬体的了解不多，甚至是一无所知。而边缘计算应用需要综合考虑效能与低功耗，带动开发人员将现场可程式逻辑闸阵列（FPGA）用作高能效加速器的需求，如此一来能够提供灵活性和加快上市时间。为了支援开发社群，Microchip推出名为SmartHLS的HLS设计工作流程，成为其PolarFire FPGA系列产品的新成员。SmartHLS可以将C++演算法直接转换为FPGA优化的暂存器传输级（RTL）程式码，大幅提升产能和设计便利性。

Microchip智慧HLS工具套件协助以FPGA平台进行C++演算法开发，客户可轻松使用PolarFire FPGA并用于边缘计算系统中硬体加速。

Microchip FPGA事业部副总裁Bruce Weyer表示：「SmartHLS增强了Microchip的Libero SoC设计工具套件的功能，使屡获殊荣的中密度容量PolarFire和PolarFire SoC平台的巨大优势能够被不同的演算法开发者群体所利用，而无需成为FPGA硬体专家。结合Microchip的VectorBlox神经网路软体开发套件，新套件将大幅提高设计人员的工作效率，可使用基于C/C++ 演算法并利用基于FPGA的硬体加速器，为嵌入式视觉、机器学习、马达控制和工业自动化等应用开发尖端技术解决方案。」

基于开源Eclipse整合式开发环境，SmartHLS设计套件使用C++ 软体程式码产生HDL IP元件，以整合到Microchip的Libero SmartDesign专案中。这使工程师能够在比传统FPGA RTL工具更高的抽象层次上描述硬体行为。此外，更能够透过一个能同时执行硬体指令的多执行绪API，以及较其他HLS产品更简化的复杂硬体并行作业表达方式，进一步减少开发时间以提高产能。

SmartHLS工具所需的程式码行数是同等RTL设计的十分之一，而且由此产生的程式码更容易阅读、理解、测试、除错和验证。该工具还简化了对硬体微架构设计的取舍，并使开发人员能将已有的C++ 软体用于PolarFire FPGA和FPGA SoC。

PolarFire FPGA和FPGA SoC可在中密度容量下提供业界最低功耗，以解决边缘计算系统设计难题。 Microchip近日发布低密度容量系列新产品，它们的静态功耗是其他产品的一半，并提供最小的发热区域，使开发人员能够降低系统成本，满足散热管理要求，而无须降低频率。

开发人员现在可以使用SmartHLS v2021.2工具启动设计，它是最近发布的Libero SoC V2021.2设计套件的组成部分，也可以作为独立软体使用。