意法半导体（STMicroelectronics,ST）发布STiD325（产品代码为巴塞隆纳：Barcelona）的DOCSIS 3.1晶片组。新产品适用于宽频CPE缆线数据机、嵌入式多媒体终端适配器（embedded Media Terminal Adapters，eMTA）和数据闸道器，若连接机上盒晶片组，还可用于影音闸道器（Video Gateway）。

意法半导体（ST）发布STiD325的DOCSIS 3.1晶片组高成本效益、性能，符合未来的创新架构，为DOCSIS 3.1市场部署做好准备。

DOCSIS3.1由有线电视产业联盟CableLabs开发设计，利用OFDM多载波调变系统搭配低密度的同位元检查正向错误校正（Forward Error Correction）提升频谱效率，为现有的混合光纤同轴电缆（Hybrid Fiber- Coax，HFC）网路开启数千兆位元数据时代。

意法半导体事业群副总裁暨消费性电子产品部总经理Philippe Notton表示：「我们的创新平台架构为DOCSIS 3.1的商用做好了充足准备，有助于实现巴塞隆纳（STiD325）成为有线电视产业最佳参考产品的这一目标。作为数千兆位元电缆闸道器的独立晶片组，或与Monaco系统单晶片整合，用于超高画质（UltraHD）影音媒体闸道器，意法半导体为用户提供一个完整的解决方案，加快应用设计。」

巴塞隆纳（Barcelona）与DOCSIS 3.1技术规范完全相容，包括：

‧２个OFDM 196 MHz下行通道；

‧32个单载波DOCSIS 3.0 QAM 下行通道；

‧２个96 MHz OFDM-A上行通道；

‧8个单载波DOCSIS 3.0 QAM上行通道；

意法半导体研发DOCSIS技术的历史悠久，不仅为DOCSIS标准开发提供资源，亦参与了所有的验收测试及互通性测试。作为意法半导体参与产业标准化的价值展现，巴塞隆纳早期平台在今年初全球首个端到端（end-to-end）DOCSIS 3.1现场测试中表现成功。

巴塞隆纳（STiD325）样品已开始提供给主要客户，内建预先整合的RDK-B软体包括DOCSIS 及Packet-Cable协议堆叠。 （编辑部陈复霞整理）

技术特色

‧高性能，采用64位元ARM多核CPU，处理速率高于10K DMIPS，每个埠均可支援线路速率（line-rate）联网，为路由器及交换机（switching）提供硬体加速功能，以协助多系统营运业者（Multiple System Operators，MSO）建立符合未来的客户端平台，为现场启用新业务预留更充裕的性能空间；

‧向下相容32 x 8个DOCSIS 3.0上下行通道，让用户以实惠的价格顺利升级到DOCSIS 3.1；

‧灵活的架构，有助于独立的软体开发升级，协议堆叠耦合最小化，导入新功能，如家庭安全监控及家庭自动化，同时支援各种Wi-Fi配置；

‧28奈米FD-SOI半导体制程，在各种工作条件下均能够提供出色的效能，包括无风扇设计，以及高能效射频及类比电路整合。