帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence收購CadMOS以來進一步提升SOC設計領導地位
透過收購程序將頂級訊號完整性處理能力導入SP&R與Physical Veification設計環境

【CTIMES/SmartAuto 黃明珠 報導】   2001年01月16日 星期二

瀏覽人次:【2182】

益華電腦(Cadence)於2001年元月初宣佈簽訂一份確認合約,同意收購一家總部設於加州聖荷西的未上市設計工具開發公司-CadMOS Design Technology此一合約的財務內容則未對外公佈。全部收購程序預計在2001年第一季完成。

Cadence收購CadMOS後,將取得訊號完整性(Signal Integrity,SI)分析技術,可同時導入Cadence前段至後段的SP&R IC設計流程及Assura實體驗證暨萃取工具組件之內。

當晶片設計團隊持續跨入極深次微米(UDSM)製程技術行列時,勢必會面對許多新的挑戰才能研發出高品質、高性能、高良率的產品。最特別的是,當製程技術的規模與時脈速度大幅提高後,晶片內部的雜訊數量也隨之擴增。此時訊號完整性(SI)自然成為下一步影響設計的最重要因素。Cadence現有的類比暨數位設計環境加入CadMOS訊號完整性分析引擎後,將成為業界獨一無二的「經由設計而修正」的時序與訊號完整性收歛工具。所有的UDSM設計廠商都可透過這套解決方案提昇設計良率、性能與可測度。

結合CadMOS訊號完整性技術與Cadence先進SOC設計方案的系列產品,將會加速各種UDSM設計的流程與方法。現階段已採用上述流程的公司包括Lucent Technology, TI, Sony, Broadcom, PMC-Sierra與AMD等國際知名大型企業。

關鍵字: 益華電腦(CadenceCadMOS 
相關新聞
Cadence獲頒贈綠色系統夥伴獎 肯定協助台灣產業邁向綠色永續
【東西講座】3D IC設計的入門課!
Cadence:AI 驅動未來IC設計 人才與市場成關鍵
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
comments powered by Disqus
相關討論
  相關文章
» 3D IC 設計入門:探尋半導體先進封裝的未來
» 最佳化大量低複雜度PCB測試的生產效率策略
» 確保裝置互通性 RedCap全面測試驗證勢在必行
» ESG趨勢展望:引領企業邁向綠色未來
» 高階晶片異常點無所遁形 C-AFM一針見內鬼


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BT357INYSTACUK5
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw