Rambus宣佈Panasonic已獲授權使用Rambus的DDR3記憶體控制器介面解決方案，運用於其消費性電子產品系統LSI實務。此一完全整合式巨集功能晶片單元架構提供控制器邏輯與DDR3 DRAM裝置之間的實體層（PHY）介面，資料傳輸率最高可達1.6 Gbps。

為創造大量生產與第一次試產即成功的可靠系統環境，Rambus DDR3記憶體架構整合專利的Rambus創新技術，包括以時脈精確校準晶片資料的FlexPhase時脈調整電路、可校正的輸出驅動能力（Calibrated output drivers），以及晶片上的終端電阻（on-die termination）。

Rambus介面解決方案提供全方位的架構與系統設計，以及設計模型與整合工具。此一解決方案包括 GDSII參考資料庫、時脈模型（timing model）、佈局驗證電路表（layout verification netlist）、邏輯閘層次模型（Gate Level Model）、區塊配置與繞線佈局略圖（place-and-route outline），以及配置準則。