台积电於今日（美国当地时间为26日）在美国加州圣塔克拉拉市举举办2023年北美技术论坛，会中揭示其最新技术发展，包括2奈米技术进展及先进的3奈米技术家族新成员，以提供广泛的技术组合满足客户多样化的需求，其中包括支援更隹功耗、效能与密度的强化版N3P制程、为高效能运算应用量身打造的N3X制程、以及支援车用客户及早采用先进制程技术的N3AE解决方案。

这场北美技术论坛共计超过1,600位客户及合作夥伴叁与，为接下来几个月陆续登场的全球技术论坛揭开序幕。本技术论坛亦设置创新专区，展示18家新兴客户的创新技术。

台积电总裁魏哲家博士表示，我们的客户从未停止寻找新方法，以利用晶片的力量为世界带来令人惊叹的创新，并创造更美好的未来。凭藉着相同的精神，台积电也持续成长进步，加强并推进制程技术，提高效能、功耗效率及功能性，协助客户在未来持续释放更多的创新。

技术焦点

更广泛的3奈米技术组合：N3P、N3X、以及N3AE： 随着N3制程已进入量产，强化版N3E制程预计将於2023年量产，台积电推出更多3奈米技术家族成员，以满足客户多样化需求。

· N3P预计於2024年下半年进入量产，相较於N3E，在相同漏电下，速度增快5%；在相同速度下，功耗降低5-10%，晶片密度增加4%。

· N3X着重於效能与最大时脉频率以支援高效能运算应用，相较於N3P，在驱动电压1.2伏特下，速度增快5%，并拥有相同的晶片密度提升幅度，预计於2025年进入量产。

· N3AE将提供以N3E为基础的汽车制程设计套件（PDK），预计於2023年推出，让客户能够提早采用3奈米技术来设计汽车应用产品，以便於2025年及时采用届时已全面通过汽车制程验证的N3A制程。

2奈米技术开发进展良好：台积电2奈米技术采用奈米片电晶体架构，在良率与元件效能上皆展现良好的进展，将如期於2025年量产。相较於N3E，在相同功耗下，速度最快将可增加至15%；在相同速度下，功耗最多可降低30%，同时晶片密度增加大於15%。

N4PRF推进CMOS射频技术之极限在2021年推出N6RF技术後，台积电进一步开发N4PRF，此为最先进的互补式金属氧化物半导体（CMOS）射频技术，以支援Wi-Fi7射频系统单晶片等数位密集型的射频应用。相较於N6RF，N4PRF逻辑密度增加77%，且在相同速度下，功耗降低45%。

TSMC 3DFabric先进封装及矽晶堆叠 台积电3DFabric系统整合技术的主要发展，包括：

· 先进封装：为了满足高效能运算应用在单一封装中置入更多处理器及记忆体的需求，台积电正开发具有高达6个光罩尺寸（约5,000平方毫米）重布线层（RDL）中介层的CoWoS解决方案，能够容纳12个高频宽记忆体堆叠。

· 三维晶片堆叠：台积电推出SoIC-P，作为系统整合晶片（SoIC）解决方案的微凸块版本，提供具有成本效益的方式来进行3D晶片堆叠，SoIC-P加上目前的SoIC-X无凸块解决方案，让台积电的3D IC技术更完善。

· 设计支援：台积电推出开放式标准设计语言的最新版本3Dblox 1.5，旨在降低三维积体电路（3D IC）的设计门槛。3Dblox 1.5增加自动凸块合成的功能，协助晶片设计人员处理具有数千个凸块的复杂大型晶片，可缩短数个月的设计时程。