随着人工智慧（AI）应用迅速崛起，从生成式AI到自动驾驶和边缘运算，对半导体晶片的需求也随之激增。这些应用要求更高效能、更低功耗以及更高的设计灵活性。尤其在2030年实现单晶片容纳1兆个电晶体的目标下，半导体产业面临着重大挑战：电晶体和晶片内互连的持续微缩、材料创新以突破传统设计的限制，以及先进封装技术的提升。

英特尔晶圆代工在未来节点的互连微缩上取得技术突破

为满足未来AI的需求，晶片制造商必须在提升运算密度、降低延迟、优化散热效率和降低能源消耗方面取得突破。同时，先进封装技术的发展也将有助於实现更高的系统整合性，支持AI运算架构的弹性与多样化。

英特尔晶圆代工需要新的半导体材料，以提升PowerVia晶片背部供电解决方案，缓解互连密度和持续微缩的压力，这是延续摩尔定律并推动半导体进入AI时代的关键。在2024年IEEE国际电子元件会议（IEDM）上，Intel晶圆代工（Intel Foundry）展示许多技术方面的突破，为AI时代的半导体发展奠定了基石。这些技术涵盖材料创新、电晶体微缩和异质整合解决方案，对产业具有深远意义。

例如Intel展示减材??（subtractive Ruthenium），这是一种替代铜的金属化材料，专为解决未来节点的互连挑战而设计。此技术可在间距小於25奈米时，降低线间电容达25%，并减少气隙所需的设计限制。这不仅提高了晶片内部效能，还为持续微缩和提高能源效率提供了新途径。

选择性层迁移技术（Selective Layer Transfer, SLT）可用於实现超高速晶片对晶片组装，吞吐量提升100倍。该技术允许更小的晶粒尺寸、更高的深宽比，以及弹性混合或熔接键合，极大地提升AI架构的设计灵活性与效能。

另外，6奈米矽RibbonFET CMOS电晶体，兼具短通道效应与高效能，为环绕式闸极（GAA）技术的微缩树立了新标准。此外，其GAA 2D FET的研究也推进了二维材料在电晶体中的应用，为取代矽铺平道路。

Intel还展示了基於300毫米氮化??（GaN）技术的新成果。这种材料具有高电压承受能力和低讯号损耗特性，适用於射频和功率电子应用，可进一步扩展晶片技术的可能性。

半导体业界持续开发关键的革命性创新，将有助於实现兆级电晶体时代的微缩需求。