於本周舉行的2024年國際固態電路會議（ISSCC）上，比利時微電子研究中心（imec）發表了一套類比數位轉換器（ADC）的突破性架構，為全新一代的類比數位轉換器（ADC）奠定基礎。比利時微電子研究中心（imec）所設計的大量時序交錯斜率類比數位轉換器（ADC）不僅提供高功率效率和極緊湊的尺寸，還可望能支援超凡的高轉換速度，所以非常適合用來滿足資料中心在資料處理和吞吐量方面的爆炸性需求，這些需求的動力源自雲端運算和（生成式）AI應用竄起。

/news/2024/02/22/1637199580S.jpg

訓練AI模型需要大量的運算能力，迫使資料中心去投資建設具備更強算力的光纖網路，這樣才能在伺服器、儲存裝置和網路 設備之間實現快速可靠的通訊。但也因為資料中心的光纖網路需要越跑越快，內部的元件尺寸和功耗也會增加。

作為光纖收發器的關鍵元件，目前有線傳輸所用的類比數位轉換器（ADC）多半是以（大量的）連續漸進暫存器（SAR）進行時序交錯為基礎來運作，其特色是會有數十條平行的高速通道。因此，當元件的取樣率上升到100GS/s以上時，連續漸進暫存器（SAR）類比數位轉換器（ADC）的元件面積會大幅度增加，內連導線也會變長，導致寄生現象加劇，能耗遽增。

為了應付有線傳輸應用在頻寬和資料處理方面供不應求的現象，以及支援對高速類比數位轉換器（ADC）的需求，比利時微電子研究中心（imec）提出一套全新的ADC架構來克服這些限制。

imec研究計畫主持人Joris Van Driessche表示：「一方面，我們發表的大量時序交錯斜率類比數位轉換器（ADC）設計是利用慢速但尺寸極小的通道來提升單位面積的轉換效率。其次，透過在二維（2D）陣列內部署（大量的）採用這種設計的通道，內連導線的長度就能縮到最短，因寄生現象而散失的功率也會減少，藉此得以實現更佳的功率效率和規模擴充性，同時顯著降低ADC的表面積。」

在國際固態電路會議（ISSCC）上，imec為其研發的全新ADC架構發表了一項概念驗證，該原型晶片為7位元大量時序交錯斜率類比數位轉換器（ADC），取樣率高達42GS/s。

Joris Van Driessche指出：「就算以42GS/s這樣相對中等的取樣率來看，我們設計的這套架構帶來的效益依然顯著。這款晶片以16奈米FinFET技術製造，包含了一個由768顆斜率類比數位轉換器（ADC）組成的陣列，核心的晶片面積只有0.07mm2，也就是比傳統架構還小了至少兩倍。功耗方面也取得新的進展，只有96mW。」 他解釋：「換句話說，這也首次證明我們的這套全新架構確實可行。而且隨著我們持續提升取樣率（達到150GS/s 甚至更高），這套架構所帶來的效益只會越來越重要。」

事實上，採用這套架構的5奈米類比數位轉換器（ADC）目前已在研發中，且即將完成，目標取樣率會高達150GS/s以上，功耗也會降到非常低。與此同時，imec團隊也開始探索2奈米設計，鎖定250GS/s以上的取樣率。

Van Driessche總結：「我們相信這是開發全新一代小尺寸低功耗類比數位轉換器（ADC）的重要里程碑，用來支援未來的有線傳輸應用。這套架構突破了連續漸進暫存器（SAR）類比數位轉換器（ADC）的技術限制，當必須進行超高速的訊號轉換時，就無需面臨缺乏發展動能的風險。」

Imec也邀請更多夥伴加入這項研究，例如專攻有線傳輸元件開發的無晶圓廠等。此外，有興趣瞭解imec類比數位轉換器（ADC）智慧財產（IP）的企業也能申請相關授權。