帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
最新超導量子位元研究 成功導入CMOS製程
採用CMOS相容製程 可望進入12吋晶圓廠

【作者: imec】   2022年10月20日 星期四

瀏覽人次:【2811】

量子電腦可望在特定應用領域帶來巨變,包含材料合成、藥物開發、網路安全等等。在量子電路的運算模型中,量子邏輯閘(簡稱量子閘)利用少數量子來進行基本運算,與傳統數位電路裡的邏輯閘雷同。量子是量子電路的基本構件。全球正在努力開發具備不同類型量子位元的量子運算平台,期望能將應用從實驗室擴展到全球。


其中一項前景看好的量子運算技術透過超導電路運行。Anton Potocnik是深耕量子運算領域的imec資深研究員,他表示:「超導量子位元的能量狀態相對容易操控,經過這幾年,研究人員已能將越來越多的量子進行耦合,進而實現更進階的量子糾纏—這是量子運算發展的其中一大支柱。除此之外,全球各地的研究團隊已經公開展示超導量子位元的優異性能,包含維持量子態長達數百微秒的相干時間,以及達到一定水準的閘保真度(gate fidelity),兩者都是量子運算的重要指標。」


相干時間提供我們有關維持量子態(亦即資料保存)的時間資訊;閘保真度則量化了理想的邏輯閘與其在實體量子電路對應的物理閘之間的運算誤差。


大型量子電腦的發展阻礙:變異度問題

目前為止,剛剛提到的量子運算效能只能在實驗室看到成果,利用雙角蒸鍍法(double-angle evaporation)與剝離成形(lift-off)技術來製出最關鍵的元件結構:約瑟夫森接面(Josephson junction)。


Anton Potocnik解釋:「基本上,超導量子位元是非線性LC諧振電路,內含一個非線性電感(L)與一個電容(C)。約瑟夫森接面作為非線性且非散熱的電感元件,能讓我們操控量子位元的能量狀態,例如代表|0>與|1>的疊加態。為了把能耗降到最低,也就是盡可能地延長相干時間,約瑟夫森接面與電容的結構內部必須避免各個介面產生瑕疵。在任一介面存在原子大小的瑕疵都有可能導致量子位元損失能量。因此,雙角蒸鍍法與剝離成形是較為理想的製程方案,它們能製出接近無瑕的介面。」


儘管如此,這些製程技術有一大缺點,那就是難以實現量子位元數量的規模化。蒸鍍接面在約瑟夫森效應下產生的超導電流存在一定的變異度,這就阻礙了大規模量子運算。此外,製程技術也會限制超導材料的選擇,進而阻礙量子位元進一步改良。


替代方案:CMOS相容製程

imec博士研究員Jeroen Verjauw表示:「imec團隊已經探索了超導電路的替代製程方案,主力放在所謂的覆蓋式約瑟夫森接面(overlap Josephson junction),僅用與CMOS相容的材料與技術製成,藉此發揮先進CMOS製程所具備的可靠度與再現性(reproducibility)優勢,以控制量子位元變異度並實現規模化。」


覆蓋式接面包含下層(BE)與上層(TE)兩個電極,中間以絕緣層薄膜分隔。這些電極經過兩次圖形化處理,期間導入一次真空製程,真空時會自然生成金屬氧化物,後續進行氬氣(Ar)蝕刻時必須移除。



圖一 : 覆蓋式接面的截面示意圖:上下層電極之間的重疊區域會定義出約瑟夫森接面(以及寄生雜散接面)的圖形。側壁會因為蝕刻製程而出現殘留物。綠色那層標示了經過氬氣蝕刻製程後產生的受損多晶矽層。
圖一 : 覆蓋式接面的截面示意圖:上下層電極之間的重疊區域會定義出約瑟夫森接面(以及寄生雜散接面)的圖形。側壁會因為蝕刻製程而出現殘留物。綠色那層標示了經過氬氣蝕刻製程後產生的受損多晶矽層。

Jeroen Verjauw指出:「不過,氬氣蝕刻製程有一定的風險,之前就傳出會造成能量耗損。」


量子運算生力軍:CMOS製程登場

imec研究員Tsvetan Ivanov表示:「我們的實驗室展示了超導量子位元的優異效能,相干時間長達數百微秒,平均閘保真度達到99.94%,與其他先進量子晶片效能相當。不同的是,這是首次透過CMOS相容技術來獲得進展,像是濺鍍沉積與蝕刻製程。改良目前的覆蓋式接面製程就能取得這些突破性成果,具體作為包含簡化製程步驟與減少介面數量—藉此降低能耗損失的風險,還有優化氬氣蝕刻製程,並且僅用鋁(Al)來製作電極。」



圖二 : (左)量子位元能量釋放的量測結果;(右)平均閘保真度(gate fidelity)與平均閘錯誤率(error per gate)。
圖二 : (左)量子位元能量釋放的量測結果;(右)平均閘保真度(gate fidelity)與平均閘錯誤率(error per gate)。

三大發展目標:進入12吋晶圓廠、降低損耗、提升再現性

imec此次發表的研究成果目前僅在實驗室的測試基板上獲得驗證。Tsvetan Ivanov表示:「雖然如此,此次展示的製程方法仍是重要的里程碑,預告著未來超導量子電路有望進入12吋晶圓CMOS製程。我們很快就能將這些超導電路的製程技術轉移至imec的12吋晶圓廠。我們亟欲驗證上述的量子態維持時間能否在大尺寸晶圓上達到相同結果。」


Jeroen Verjauw接著說道:「為了研究能耗來源,我們還設計了測試晶片。首批研究結果顯示,能量損失主要源於元件結構的表面,而非接面的那層。這項發現令人振奮,因為只要鎖定應用導入專用的表面處理技術,就有可能改善問題。最後,我們的製造方案提供了在大尺寸晶圓上大規模製造量子位元的方法,減緩量子位元頻率等變異度問題。」


但在實際應用超導量子電腦之前,仍有一些問題需要解決。Anton Potocnik總結:「超導量子位元(毫米等級)與像是半導體自旋量子位元(奈米等級)相比,仍舊相對較大。我們正在針對元件微縮進行研究,也在努力研發演算法。目前我們做出的量子位元還不盡理想,所以要從理論出發,持續開發具備更能容許損耗與誤差的演算法,同時發展量子錯誤更正協定。此外,我們還會需要可規模化且經過精密校正的儀器來連接持續增加的超導量子位元,進而進行操控與讀取有用數據。」


結語

imec量子運算研究計畫主持人Kristiaan De Greve認為,此次的研究成果是邁向超導量子位元規模化的重要里程碑,憑藉業界標準製程所具備的操控與準確度優勢,將能克服關鍵挑戰。他表示:「未來很可能需要成千上百萬個量子位元來構成量子運算處理器,所以突破變異性與產量的限制會是關鍵。也因此,imec投入大量資源來了解這些發展限制並訂定相關標準,同時善用我們在先進製程管制方面的經驗,引進創新的解決方案。」


imec量子運算研究計畫組長Danny Wan最後補充:「imec量子運算研究計畫的成員全都希望能將量子運算帶出實驗室,擴及全球,不論是採用超導體或半導體。此次刊載於《NPJ Quantum Information》的研究成果大大助長了信心,證實我們走在正確的道路上。」


(本文由imec提供;編譯/吳雅婷)


相關文章
進入High-NA EUV微影時代
量子運算:打造自動駕駛汽車新領域
跨過半導體極限高牆 奈米片推動摩爾定律發展
2024年:見真章的一年
小晶片大事記:imec創辦40周年回顧
comments powered by Disqus
相關討論
  相關新聞
» 史丹佛教育科技峰會聚焦AI時代的學習體驗
» 土耳其推出首台自製量子電腦 邁入量子運算國家行列
» COP29聚焦早期預警系統 數位科技成關鍵
» MIPS:RISC-V具備開放性與靈活性 滿足ADAS運算高度需求
» 應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.223.237.246
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw