|
應用於高速鎖相迴路之CMOS毫米波除頻器 |
台大系統晶片中心專欄(18)
【作者: 羅棠年,陳怡然】 2008年07月25日 星期五
|
|
瀏覽人次:【28623】
傳統上設計毫米波電路,通常是使用SiGe BiCMOS或Ⅲ-Ⅴ族化合物半導體來實現。但由於CMOS製程快速的進步,以及低成本、高電路整合的優點,使得CMOS毫米波電路設計受到矚目。雖然CMOS電晶體的基底具較高的耗損性,以及電感的品質因子甚低,CMOS半導體技術仍然擁有製作微波及毫米波積體電路的潛力。鎖相迴路以及頻率合成器廣泛地應用在現代的無線通訊系統中,然而壓控振盪器以及除頻器的效能,限制了它們的最高操作頻率。因此,一個可以操作在高頻的除頻器,將是設計CMOS高速鎖相迴路的挑戰之一。除頻器的設計,主要可以分成兩大類:數位型態和類比型態。數位型態的除頻器,主要是以D型正反器(D flip-flop)的方式實現。它們的優點是操作頻寬較寬、多變的除數以及較小的面積,但速度與功率消耗是主要的缺點。類比的實現方式主要包含:注入鎖定式(injection-locked)以及米勒(Miller)除頻器。雖然具有狹窄鎖定範圍的缺點,但是基於高速操作以及低功率消耗的考量,類比式除頻器仍然是毫米波頻段的熱門首選。
除頻器的種類
數位式除頻器 ... ...
使用者別 |
新聞閱讀限制 |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10則/每30天 |
5/則/每30天 |
付費下載 |
VIP會員 |
無限制 |
20則/每30天 |
付費下載 |
|
|
|
|
|
|