隨著電源要求、法規管制以及效率標準和EMI要求的日趨嚴格,電源越來越需要採用開關功率元件,因為開關功率元件效率更高且工作範圍更寬。與此同時,設計人員持續承受著降低成本和節省空間的壓力,面對這些需求,需要替代經典矽(Si)基MOSFET的產品。
碳化矽(SiC)現已成熟並發展到第三代,已經成為一種明智的選擇。採用SiC架構的FET具有許多性能優勢,其中最為突出的特點是效率更高、可靠性更好、熱管理問題更少,且佔用空間更小。這些產品適用於整個功率範圍,不需要徹底改變設計技術,不過可能需要進行一些調整。
本文對Si和SiC進行簡要比較,介紹Cree/Wolfspeed的SiC元件範例,並說明如何使用此類元件進行設計。
SiC與Si MOSFET比較
首先要清楚瞭解相關技術和術語:採用SiC架構的FET是MOSFET,就像之前的矽晶片一樣。從廣義上講,其內部物理結構相似,二者均為三端元件,具有源極、汲極和閘極連接。
區別正如名稱所示:採用SiC架構的FET使用碳化矽做為基材,而不僅僅是矽。業內許多人士將其稱為SiC元件,而忽略了MOSFET部分。本文將其稱為SiC FET。
為什麼選擇使用SiC化合物做為材料呢?由於各種深層物理學原因,SiC有三大電氣特性與矽明顯不同,每個特性均賦予其工作優勢。此外,SiC還有其他一些更微妙的差異(圖一)。
圖一 : SiC與Si和GaN固體材料的關鍵材料性能的大致比較。與Si相比,SiC具有更高的臨界擊穿電壓、更高的導熱率和更寬的能隙。(source:Researchgate) |
|
這些優勢包括:
‧ 更高的臨界擊穿電場電壓(約2.8MV/cm,Si為0.3MV/cm),因而在給定的電壓額定值下工作時,可以使用更薄的層,大幅降低導通電阻。
‧ 更高的導熱率,因而在橫截面上可以實現更高的電流密度。
‧ 更寬的能隙(半導體(和絕緣體)中價帶頂部與導帶底部之間的能量差,單位為eV),使得高溫下的漏電流更低。出於這個原因,SiC二極體和FET常被稱為寬能隙(WBG)元件。
其結果是,採用SiC架構的元件其可阻斷的電壓比矽元件高出10倍左右,開關速度是矽元件的大約10倍,25℃時的導通電阻只有矽元件的一半或更低。同時,它能在最高200℃(矽元件為125℃)的溫度下工作,因而使熱設計和熱管理得以簡化。
至關重要的閘極驅動器
沒有閘極驅動器,功率元件便無法工作。閘極驅動器將低電平數位控制訊號轉換為所需的電流和電壓訊號,並為功率元件提供所需的時序(同時還提供一些保護來防範大多數類型的外部故障)。對於SiC FET,驅動器必須具備一些額外功能以達到如下目的:
‧ 最大限度地降低傳導損耗、開關損耗和閘極損耗。這些損耗包括關斷和導通能量、米勒效應以及閘極驅動電流要求。關斷能量可根據關斷狀態下的閘極電阻和閘源電壓計算出來。為了減少這些損耗,必須從閘極抽取更多的電流。有一個辦法是讓驅動器在關斷期間向閘極電壓施加負偏壓。類似的狀況,減小閘極電阻可以降低導通能量消耗。
‧ 最大限度地降低米勒效應及其負面影響;在某些情況和應用配置下,寄生電容可能會導致意外導通。米勒效應所引起的這種導通會增加反向恢復能量並增加損耗,其中一種解決方案是讓驅動器具備所謂的米勒箝位保護功能,進而在功率級開關期間控制驅動電流。
‧ 以適當的電壓提供所需的灌電流和拉電流。為使損耗最小,SiC元件需要的正偏閘極驅動(+20V)一般比矽基MOSFET高。SiC元件可能還需要-2至-6V的負OFF閘極電壓。所需閘極電流根據閘極電荷(Qg)、VDD、漏極電流ID、閘源電壓和閘極電阻進行常規計算來確定,典型值約為幾安培。該電流必須具有足夠的灌電流和拉電流額定值,其壓擺率須與SiC FET的開關速度相稱。
‧ 對電路板和元件的寄生效應(包括雜散電感和電容)進行建模並使之最小化,以免在元件的較高開關速度下,這些寄生效應引起振盪、電壓/電流過衝和誤觸發。矽MOSFET有一個較小的「尾」電流,充當阻尼器或緩衝器,可在某種程度上減少過衝和暫態振盪。SiC MOSFET沒有這種尾電流,因此漏極電壓過衝和暫態振盪可能較高並造成問題。要減少這些寄生效應,需要特別注意電路佈局問題,儘量縮短導線長度,並將驅動器放置在盡可能靠近其功率元件的地方。即使幾釐米的長度也可能很重要,因為當SiC FET以較高開關速度工作時,這些雜散電感和電容的影響更為顯著。減小暫態振盪還有一個好處,那就是能夠減少與元件的驅動側和負載側的高速開關相關EMI的產生。
儘管驅動SiC MOSFET會涉及其他問題,但許多供應商為此設計了標準IC,其特性可滿足SiC元件的特定需求。請注意,在許多設計中,閘極驅動器和SiC FET必須與低壓電路進行電隔離。這樣可以透過光學、脈衝變壓器或容性隔離技術,並利用標準零組件來實現。隔離首先是為了安全,防止使用者在電路故障時受到高壓侵害。其次,很多電路拓撲(例如電橋配置)中的MOSFET本身不接地,因而需要隔離。
新元件性能和能力
Cree/Wolfspeed於2011年1月推出了首款商業封裝的SiC MOSEFT CMF20120D(Wolfspeed是Cree的電源和射頻部門,該名稱於2015年宣佈),而SiC晶圓在幾年前便已上市。其額定值為1200V/98A,導通電阻為80mΩ(全部為25℃時的值),採用TO-247封裝。在這之後,Cree推出第二代製程技術,現在提供的則是第三代SiC MOSEFT指定C3M元件(圖二)。
圖二 : Cree的第二代(左) 和第三代(右)SiC 製程結構的比較顯示差異不大,但這些剖面圖並未顯示出最終的性能規格改進。(source:Cree/Wolfspeed) |
|
例如C3M0280090J為900V SiC MOSFET平台之一,它針對高頻電力電子應用進行了最佳化,包括可再生能源逆變器、電動汽車充電系統和三相工業電源(表一)。
阻斷電壓
|
900 V
|
+25℃時電流額定值
|
11.5 A
|
RDS(ON) (+25℃)
|
280 mΩ
|
封裝
|
TO-263-7
|
閘極電荷總計
|
9.5 nC
|
最高結溫
|
+150℃
|
反向恢復電荷(Qrr)
|
47nC
|
反向恢復時間(Trr)
|
20 ns
|
表一:Cree的C3M0280090J SiC MOSFET優異特性顯示其適用於可再生能源逆變器、電動汽車充電系統和三相工業電源。(source:Cree/Wolfspeed)
除電壓/電流規格外,該元件還針對低電容的高速開關進行了最佳化,採用低阻抗封裝,具有驅動器源極連接(圖三),包括一個低反向恢復電荷(Qrr)的快速本徵二極體,並且漏極和源極之間具有很寬的爬電距離(約7mm)。
圖三 : Cree的C3M0280090J採用低阻抗封裝,具有驅動器源極連接。(圖片來源:Cree/Wolfspeed) |
|
利用此900V平台可實現尺寸更小、效率更高的新一代電源轉換系統,其成本與矽基解決方案相當,但性能規格更佳化。安全工作區(SOA)曲線概括該SiC FET的能力(圖四)。當漏源電壓(VDS)較低時,最大電流受導通電阻限制;在中等VDS時,該元件可在短時間內維持15A的電流。
圖四 : Cree的C3M0280090J安全工作區曲線顯示了其IDS與VDS能力的關係。(圖片來源:Cree/Wolfspeed) |
|
封裝影響性能
Cree還提供三款規格相似的元件—C3M0075120D、C3M0075120K和C3M0075120J,其差異主要是因封裝不同所產生的。其數字尾碼為D的元件採用三端子封裝(TO-247-3),而尾碼為K的元件採用四端子封裝(TO-247-4)。這兩款元件以及尾碼為J的七端子元件均有開爾文源極接腳,它能降低閘極電路中L×di/dt引起的電壓尖峰效應。如此一來,閘極和源極上便可施加更大電壓,進而實現更快速的動態切換。當在接近額定電流的條件下測量元件時,結果顯示開關損耗有可能降低3.5倍。
評估板、參考設計加速成功
儘管與千兆赫茲頻率射頻設計截然不同,但打造高性能電路以在更高的電壓和功率範圍下工作仍然需要注意許多細節。零組件和佈局的每一個細微之處和特徵都會被放大,實際電路對哪怕最小的問題和疏忽也不可以寬宥。
為了幫助設計人員評估諸如C3M0075120D和C3M0075120K之類的SiC FET,Cree提供了KIT-CRD-3DD12P降壓-升壓評估套件來展示這些元件的高速開關性能(圖五)。它既支援C3M0075120D的三端子封裝,也支援C3M0075120K的四端子封裝(其餘方面與前者相同)。設計人員可以測試和比較採用不同封裝的Cree/Wolfspeed第三代(C3M)MOSFET的性能。
圖五 : 利用KIT-CRD-3DD12P評估套件,可以方便地評估三端子TO-247封裝C3M0075120D和四端子C3M0075120K的性能。請注意,大散熱器和環形電感器用於實現出色的散熱性能。(source:Cree/Wolfspeed) |
|
該評估套件採用半橋配置,允許在上方和下方位置增加MOSFET或二極體,因此該板可配置為常見電源轉換拓撲,例如同步降壓或同步升壓。它還允許在頂部或底部位置增加二極體,讓使用者可以評估非同步降壓或非同步升壓轉換器拓撲。
此外,為了減少功率損耗,該套件配有一個由「鐵矽鋁磁粉」製成的低損耗電感器。這種磁性金屬粉末也稱為Kool Mμ,由85%的鐵、9%的矽和6%的鋁所組成。它改進了關鍵磁性和溫度參數的規格,可替代坡莫合金。
對於需要設計自己的閘極驅動器子電路的使用者,Cree/Wolfspeed還為這些第三代SiC FET提供了CGD15SG00D2閘極驅動器參考設計(圖六)。
圖六 : CGD15SG00D2閘極驅動器參考設計的頂部(左)和底部(右);這是一個具有完整BOM的完整電路板,為用戶評估三接腳與四接腳TO-247封裝(使用相同SiC MOSFET晶片)的性能提供了條件。(source:Cree/Wolfspeed) |
|
CGD15SG00D2的高階方框圖(圖七)顯示了該參考設計的功能,包括光耦合器(U1)、閘極驅動器積體電路(U2)和隔離電源(X1)。光耦合器(5000V交流隔離)接受脈衝寬度調製(PWM)訊號,並提供35/50kV/μs(最小值/典型值)的共模抗擾度。其他值得注意的特性包括:
‧ 一個凹槽,用以增強印刷電路邏輯側和電源側之間的強制爬電距離規格,而且在電路板的初級電路和次級電路之間有9mm爬電性能增強縫。
‧ 一個2W隔離電源,用以支援較大MOSFET在較高頻率下工作。
‧ 單獨的閘極導通和關斷電阻器,並具有專用二極體,支援用戶訂製和最佳化導通與關斷訊號。
‧ 邏輯電源輸入上的共模電感器可增強EMI抗擾度。
圖七 : CGD15SG00D2閘極驅動器參考設計的高階方框圖顯示了其主要功能模組:光耦合器U1、閘極驅動器IC U2和隔離電源X1。(source:Cree/Wolfspeed) |
|
總結
在功率開關應用中,與傳統Si MOSFET相比,Cree/Wolfspeed的第三代SiC MOSFET在效率和散熱能力方面具有明顯的性能優勢。當與合適的驅動器一起使用時,它們可為新興及現有的應用提供可靠且始終如一的性能。
(本文由Digi-Key Electronics公司提供)