今日的嵌入式設計工程師面臨了系統複雜度不斷增加的挑戰。典型的嵌入式設計可能結合了多種類比訊號、高速和低速串列數位通訊，以及微處理器匯流排，這還只是其中一小部分。如I2C和SPI等串列通訊協定，經常用於晶片與晶片間的通訊，但是卻無法在所有的應用程式中取代並列匯流排。

微處理器、FPGA、類比轉數位轉換器（ADC）和數位轉類比轉換器（DAC）都是今日嵌入式設計中代表IC特殊量測挑戰的例子。工程師可能必須在同一塊系統主機板上，解碼兩個IC之間的SPI匯流排，並且同時觀察ADC的輸入和輸出。此類混合訊號系統的範例，如(圖一)所示。

《圖一　簡化的擷取/儀器系統》

對於擁有4通道示波器的工程師而言，為圖一所示的硬體進行除錯，是件困難且令人氣餒的工作。許多對於目前擁有的示波器感到滿意，並希望能藉此節省時間的工程師，可能會選擇使用3、4台示波器同時量測多種訊號，邏輯分析儀雖然可提供量測許多數位訊號的能力，但是複雜的除錯工作可能不值得使用邏輯分析儀需要的設定及學習曲線。擁有16通道邏輯分析儀的基本功能，以及4通道的混合訊號示波器，將協助工程師面臨這項挑戰。本文會實際展示嵌入式設計混合訊號和多個串列通訊協定的除錯。
...
...