帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
實現靈活的汽車電子設計
汽車電子新視野(2)

【作者: Altera】   2008年06月30日 星期一

瀏覽人次:【3596】

前言

微控制器在汽車和消費性電子市場上得到了廣泛的應用,其主要優勢在於能夠以相對較低的成本來實現系統高度整合。然而,這類產品也有潛在的成本問題。例如,如果元件功能不切合需求,就必須採用外部邏輯、軟體或者其他整合元件來進行擴展。而且,隨著最終市場需求的迅速變化,微控制器會很快過時。許多具有一定數量專用介面的特殊功能微控制器在經過短期試用後,並不能完全滿足市場需求。因此,系統供應商不得不重新設計硬體和軟體,甚至在某些情況下對處理器內部核心進行改動。


ASSP微控制器面臨的兩難局面

傳統微控制器生產廠商面臨著影響整個市場的兩難問題。微控制器是專用產品,因此,對每一種應用都必須採用新的、不同特性的微控制器。為了能夠以一種微控制器內部核心結構來應對更廣闊的市場,生產廠商提供系列微控制器,其型號介面和功能各不相同。可是這些混合特性在很多時候並不能完全滿足用戶需求,因此,為了擴大客戶群,必須圍繞在具體的內部核心結構,開發出新的介面和功能。


當採用較老舊技術以較低的生產成本來實現微控制器時,這種策略將會非常成功。然而,現在為提高系統整合度,而採用了最新的製程技術,這樣一來,開發新型微控制器的成本便大幅增加。只有很少的客戶有很大的產量需求,這表示專門針對一個客戶來生產這類專用元件並不是可行的商業行為。結果,新型微控制器趨向於成為標準產品而不是專用元件,產品功能越來越多,以便吸引整個市場。雖然這些附加特性使得微控制器的功能更強,但也大幅地提高了成本,更難應用於對成本敏感的市場,例如汽車和消費性電子行業。若不從根本上著手晶片功能,將很難解決這一兩難問題。


靈活的微控制器解決方案

對該問題的一種可行解決方案是採用FPGA來靈活地實現晶片功能。這些元件大幅地縮短了工程開發時間,降低了晶片多次試製的成本,是微控制器有力的替代方案。在設計過程中,FPGA不像微控制器那樣會漏掉某些特性,它可以進行編程,並可依據需要重新編程,可快速完成原型開發,更迅速地將產品推向市場。如果需求變化了,還可以在現場對其進行更新,甚至是元件已經在產品中應用了。


汽車系統影像控制器應用就是FPGA優於傳統控制器的一個例子。儘管汽車市場需要低成本FPGA來實現影像方面的各種功能,但這必須採用大量的晶片,因此,在可編程元件中實現複雜功能的成本便太高了。


而靈活的微控制器不但性能價格比較好,而且較切合用戶的需求。它的性能價格比之所以較好,是因為採用了90nm結構化ASIC—Altera HardCopy元件做為基本晶片,其功能在大量經過預先定義和靈活的建構模組庫中進行選擇,可以針對客戶需求進行訂製。在開發過程中,HardCopy結構化ASIC與傳統的微控制器不同,它支援從原型FPGA到微控制器的無縫移植。CPU和匯流排架構都是靈活的微控制器方案所獨有的,可以針對專門的客戶應用,以合適的功能和特性映射到設計中。HardCopy系列的特點包括:


  • 1.晶片:


  • ● 比FPGA快50%;


  • ● 內部核心功率消耗比FPGA低70%;


  • ● 晶粒小60%至85%。


  • 2. 軟體:


  • ● 統一的FPGA和HardCopy設計環境;


  • ● 功率消耗和性能管理工具;


  • ● 價格低廉,使用方便。


  • 3. 封裝:


  • ● 與FPGA接腳至接腳相容;


  • ● 低成本產品封裝;


  • ● 不需要重製電路板。



RISC CPU

這一方案中使用的CPU是Altera Nios II嵌入式處理器,與一般情況不同,它並不固定在預定的晶片中,而是利用實際工具,依據系統架構的要求而自動產生,和整個電路需要的其他邏輯一起裝入到FPGA中。這樣,便可以依據專門應用,對處理器內部核心進行參數化設置,以佔用較少的邏輯,實現較合適的功能。


Nios II處理器採用標準RISC架構,具有單獨的位址匯流排和資料匯流排,寬度都是32位元。兩種匯流排透過單獨的緩衝區進行工作,還可以在匯流排系統中進一步分開。最後,系統設計人員可確定程式碼和資料是使用不同的記憶體,還是要放在共用記憶體中。Nios II處理器含有每一個處理器的大部分功能單元,設置決定了其特性。例如,可以依據要求來選擇硬體乘法器、移位暫存器和硬體除法器。指令和資料緩衝區也是如此,其容量大小可以不同,也可以完全不用。


匯流排架構

傳統上,微控制器一直採用單個匯流排,由仲裁器對匯流排監控,以便進行資源分配。這對匯流排而言非常不利,做為系統的中心資源,它很快就會成為瓶頸所在。因此,較新的系統採用了多層匯流排,特別是多條匯流排平行工作的SoC之中。Altera的Avalon匯流排結構工作原理相似,不同之處在於其他多層匯流排中,層數都是固定不變的,而Avalon可以自由選擇所需要的層數。


考慮到EMC和功率消耗問題,有時可以採用和系統其他部分運行速率不同的周邊模組。當以更高的速率運行記憶體介面,便可使存取時間相對較短,而系統其他部分運行在較低時鐘速率時,這種方法便比較有用。還可以將許多採用低時鐘速率便能夠工作的模組整合到一起。為滿足EMC或者功率消耗要求,使用SOPC Builder能夠輕鬆地將這些單元與其他運行速率很高的系統分開。這樣可以自動產生同步但不同時鐘域所需的邏輯,而設計人員只需要指定哪些模組運行在指定的時鐘域上即可。



《圖一 汽車資訊娛樂平台》
《圖一 汽車資訊娛樂平台》

在FPGA中實現微控制器

由於這類系統要比簡單的影像控制器複雜得多,在大多數情況下,FPGA被用做原型開發工具。採用FPGA做為原型大幅地降低了開發風險,它可以進行全面的驗證、韌體開發和現場測試。


使用FPGA進行原型開發意味著工程師可以在系統運行元件,在真實的環境中進行測試。這樣,工程師便能夠確定模擬過程中難以發現的潛在設計缺陷。


軟體發展已經是整個開發週期中的主要部分。軟體發展需要大量的時間和資源,因此,原型系統能夠縮短整個開發時間。它還可以發現小毛病和相容性問題,新的硬體功能可以實現以前軟體無法解決的功能。


對系統進行現場測試有利於發現系統和元件缺陷,而這在實驗室中卻難以實現。在很多情況下,銷售人員為獲得訂單而有必要進行系統演示。對於最初的規範,還需要加入某些新特性和功能。不論是以前沒有發現的問題,還是需要加入新特性,FPGA原型開發都可以迅速進行修改,沒有較大的一次性工程成本,而且生產週期較短。



《圖二 靈活的汽車微控制器解決方案》
《圖二 靈活的汽車微控制器解決方案》

靈活的微控制器解決方案中的最終單元則是ASIC開發。在建立並測試原型系統後,便可將設計交給Altera處理,轉換為HardCopy結構化ASIC。與其他的結構化ASIC不同,HardCopy元件使用和FPGA原型相同的構建模組,因此,不必重新對設計進行合成,或者進行更多的驗證。使用HardCopy元件的周轉時間較短,設計人員可以很快完成FPGA邏輯,並儘可能地降低成本。


結語

下一代汽車電子系統需要採用非常專業的低成本元件,以滿足市場需求。考慮到目前製程技術開發成本的攀升,對傳統微控制器進行專門處理有些不切實際。而針對較大市場範圍的多功能元件價格昂貴,也不實用。相反的,靈活的微控制器方案針對具體應用開發合適的微控制器,在FPGA中實現原型開發。設計完成後,甚至是在設計過程中就可以立即進行驗證、軟體發展和現場測試。對於批量生產,FPGA設計可直接映射到HardCopy結構化ASIC,而不用重新合成或者再次驗證。


…本文由Altera提供…


相關文章
CAD/CAM軟體無縫加值協作
雲平台協助CAD/CAM設計製造整合
光通訊成長態勢明確 訊號完整性一測定江山
分眾顯示與其控制技術
Sony強力加持!樹莓派發表專屬AI攝影機
comments powered by Disqus
相關討論
  相關新聞
» 調查:社群平台有顯著世代差距 35歲以上為FB重點用戶
» 宜特再獲USB-IF授權 全面領航USB4、PD 測試
» 意法半導體公布第三季財報 業市場持續疲軟影響銷售預期
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 攸泰科技躍上2024 APSCC國際舞台 宣揚台灣科技競爭力


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.149.245.202
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw