在奈米技術下，減少電路互連延遲（interconnect delay）為決定效能（performance）的最關鍵因素之一，因此設計全程皆需考慮互連的效應，即以互連為導向之設計流程（interconnect-driven design flow），以達成timing closure及design convergence。除此之外，近幾年來半導體大廠紛紛投入大筆經費研究新的製程技術，例如銅製程連線技術等等，更突顯出了減少電路互連延遲的重要性。

基本上，減少總線長（wirelength）可以同時減少電路互連延遲，但跟最佳繞線距離（euclidean distance）相比，傳統上使用垂直繞線（orthogonal routing）的曼哈頓架構（Manhattan-architecture）卻可能會增加總線長。為了克服曼哈頓架構的缺點，X-initiative[1]力推X架構（X-architecture）來解決電路互連延遲的問題。

X架構簡介與市場現況
...
...