串行数据网络分析(SDNA)应用
在计算机、通讯与消费性电子产品产业中,从平行到高速串行数据的转换,正带来新的设计挑战。由于必须透过同一条互连链接传送更多数据位,因此数据速率提高至multi gigabit范围,使得时序资源相当吃紧。数据速率提高还会因为互连信道中的高频损失,而产生更多的符号间干扰(ISI)。
除此之外,为了让设计人员达成更高的数据传输速度,因此通常会同时使用数种串行链接,形成所谓的多信道(Multilane)配置,而串音在此配置中再度扮演很重要的角色。
所以,必须更加密切地管理互连反射、耗损和串音的特性。这项特性分析必须以差动方式完成,且必须使用所谓的S参数,在频域中而非在时域中越来越频繁地进行(请参阅Box1:S参数背景知识)。S参数可以量化的方式,洞察位错误与位错误率(BER)劣化、抖动、接地噪声和 EMI 的原因。串音也可藉由S参数量测,查看一对线路至相邻之另一对线路的讯号传送而完成。
许多电气标准,略举数例如SATA、PCI Express、FibreChannel和Gigabit Ethernet,现在在其兼容性测试步骤中都需要S参数。差动串行数据兼容性测试和串行数据组件差动特性分析,可以总称为「串行数据网络分析」(SDNA)。
传统的S参数量测工具通常称为「向量网络分析仪」(VNA)。这些工具的功能多半很强大,但这些强大的能力很可能反而成为败笔,因为它们的准确度是透过广泛的校验程序而达成的。对于SDNA应用而言,这些差动校验程序极度冗长而难以遵循,导致测试时间过久且易产生人为错误。VNA有电子校验模块可供使用,但是仅在大多数SDNA应用中相对较低的频率下运作。此外,VNA仪器的成本相较于数字设计人员工作台上的一般仪器,通常并不便宜。
TDR架构的S参数量测工具(参见Box2: TDR架构的S参数量测)已获证明为经济实惠、方便好用、校验简便、准确度高,并可提供更高的产出速度。举例而言,可以在一分钟内,利用 TDR和后处理软件,取得差动插入损失量测结果,不像使用VNA时一般需要15分钟左右。VNA也不能直接量测DC,若要为长形DUT准确量测低频率(例如缆线),可能要花费很长的时间,而且它们是从单端量测计算系统的差动响应,而非直接测量。
TDR架构的系统可以直接量测DC和低频率,可透过同时触发一个以上的信号源,直接取得真正的差动TDR和S参数。IConnect还可撷取极长的记录(最多可达1,000,000点),这是进行长形装置(如缆线)的S参数量测时不可或缺的。
最后,TDR架构系统的一般成本只有类似的VNA系统的一半,同时VNA系统提供的时域分辨率也低于带宽相仿的TDR。几项有关TDR架构S参数的误解,会在(Box3:有关TDR架构的S参数的误解)中厘清。整体而言,TDR架构的S参数量测系统,能够提供高的产出速度和简易操作之执行S参数兼容性测试的方法,为许多数字标准以及在高速Giga位下运作之数字装置进行特性分析所需。
TDR空间分辨率需求
从最基本的TDR需求开始,也就是提供足够的分辨率以找出封装或电路板中的错误。美国印刷电路学会(IPC)TM-650 2.5.5.7文件将TDR分辨率定义为「分辨率限制,达到此限制时,两个传输在线的不连续或变化之处会开始合并在一起,依照此定义,分辨率的限制为:上升时间的10%至90%或下降时间的90%至10%(需视TDR响应是否以短路或断路进行校验而定)的一半。
《图一 依据IPC TM-650的TDR分辨率限制》 |
|
对于空气中和FR4电路板(vp ? 2x108 m/s)上的一般表面微带,IPC TM-650中已将分辨率和TDR上升时间的需求摘录于下表中。
(表一) 依据IPC TM-650所列的TDR系统分辨率
TDR系统上升时间 |
分辨率 |
10 ps |
5 ps / 1 mm (0.04 in) |
20 ps |
10 ps / 2 mm (0.08 in) |
30 ps |
15 ps / 3 mm (0.12 in) |
100 ps |
50 ps / 10 mm (0.39 in) |
200 ps |
100 ps / 20 mm (0.79 in) |
500 ps |
250 ps / 50 mm (1.97 in) |
内侧板层(带状线)的代表性远高于一般电路板线路。此外,这对于提供自由空间中传播的分辨率数据十分有用。以带状线而言,假设vp = 0.446xclight=1.34x108,根据 tTDR/2法则推算出分辨率数据并摘录于下表中。
(表二)
上升时间 (ps) |
空气中的分辨率 (mm) |
FR4 中的分辨率,埋藏的线路(vp=0.446*Clight),mm |
10 |
1.50 |
0.67 |
15 |
2.25 |
1.00 |
20 |
3.00 |
1.34 |
28 |
4.20 |
1.87 |
40 |
6.00 |
2.68 |
150 |
22.50 |
10.04 |
在TDR展示电路板上,分辨率结构位于距离电路板上2.4 mm (S) 接头相当近的范围内。
《图二 反射上升时间TDR模块进行TDR测试的结果,从左侧启动的讯号存取1.25 mm结构,右侧启动的讯号存取2.5 mm结构。15ps(反射)80E10模块在不连续处间隔为1.25mm(左侧)之结构上,以及间隔为2.5 mm(右侧)之结构上的分辨率。》 |
|
(图二)显然在间距为2.5mm的结构上,两个不连续处可以完美解析出来,而在间距为1.25mm的结构上,会开始损失分辨率(展示电路板上的轨迹为微带,而根据(表一),在微带的分辨率上会有不同的限制)。
但令人好奇的是,在不连续处之间的1.25mm间距下,这些不连续处不会消失,只是变成单一的不连续处。因此很明显的,若错误分析师试图找出单一不连续处,TDR模块甚至能够观察到次毫米的不连续处。这是很重要的结论:次毫米分辨率可透过80E10模块中的15ps反射上升时间而达成。
串行标准的上升时间需求
在使用TDR架构的S参数量测系统进行特性分析或特定标准定义的兼容性测试时,必须要了解其上升时间需求,才能准确执行量测或测试。在指定上升时间时,标准主要着重在最大(最慢)上升时间,并将最小上升时间视为信息上的参数。
例如SATA测试程序,虽然说明需要最小上升时间,但却在脚注中清楚表示「最低速率的错误并无影响互操作性的迹象,因此不包含在互操作性测试之通过/失败的判定中。」因此在大多数的标准中,设计人员的这项问题仍然悬而未决在标准所指定的特定技术规格、特定数据速率和特定S参数带宽中,需要多长的TDR上升时间?
在最近对标准的研究中,观察到一个明显的趋势,那就是制定第1代标准 (如Infiniband SDR、PCI Express等) 的上升时间,占用的位宽度(单位间隔) 部分事实上小于第2代(例如Infiniband DDR、PCI Express 2.0、4 Gbps FibreChannel) 和第3代(8 Gbps FibreChannel、10 Gbps Ethernet) 的标准。这项约略的标准世代分界线是以3.125 Gbps作为第一代至第二代的转换,而以6.5Gbps作为第二代至第三代的转换。
上升时间在第一代标准中占用约15%的位宽度,第二代中约为20%,第三代中则为 25%(量测的所有上升时间均为20%至80%位宽度)。这项信息摘录于下(表三)中。
(表三 ) 世代标准的上升时间所占位宽度的百分比
标准 |
数据率 (Gbps) |
T标准上升 占位宽度的比率 |
第 1代标准 |
1.125~3.125 |
15% |
第 2代标准 |
4.25~6.5 |
20% |
第 3代标准 |
8~12 |
25% |
若设计人员利用比装置所使用之各种标准快50%TDR上升时间,就可用游刃有余的防护频带完成完整的信道特性分析(请注意TDR上升时间定义为10~90%,可提供比标准所指定之20~80%上升时间更多的防护频带)。这个假设能确保提供的上升时间速度足以进行特性分析。
若必须减缓上升时间,可透过示波器中非常精确的滤波方式,或使用耗损足够的缆线或滤波器达到此效果。下表摘录使用这项50%防护频带的假设,并指出各种不同的标准需要多少TDR上升时间。
(表四) 标准所需的反射TDR上升时间
标准
标准 |
(表四) 标准所需的反射TDR上升时间 |
标准特性分析 |
数据速率 (Gbps) |
位宽度 (ps) |
指定的上升时间 (ps*) |
估计的上升时间 (ps*) |
第 1代标准,trise* = 位宽度的15% |
Infiniband |
2.50 |
400 |
100 |
60 |
40 (30) |
PCI Express |
2.50 |
400 |
50 |
60 |
40 (30) |
SATA II |
3.00 |
333 |
67 |
50 |
34 (25) |
XAUI |
3.125 |
320 |
60 |
48 |
32 (24) |
第 2代标准,trise* = 位宽度的20% |
4Gbps FC |
4.25 |
235 |
60 |
47 |
32 (24) |
SATA III |
6.00 |
167 |
不适用 |
33 |
22 (17) |
2x XAUI |
6.25 |
160 |
不适用 |
32 |
21 (16) |
不适用 |
8Gbps FC |
8.50 |
118 |
不适用 |
29 |
20 (15) |
10G Base-R |
10.31 |
97 |
24 |
24 |
16 (12) |
10G Base-R FEC |
11.10 |
90 |
24 |
23 |
15 (11) |
第 3代标准,trise* = 位宽度的25%
* 20~80%上升时间 (若标准有提供) |
|
@大標:** 10~90%TDR上升时间规格 (同等括号内的20~80%时间)
频域动态范围与串行标准的带宽需求
串行数据的动态范围需求
动态范围定义
在TDR架构的S参数量测中,Pmax和取样模块的最大作业规格有关,而在着重于被动组件(互连)量测时较无关联。因此,在串行数据互连特性分析中,重要的是系统动态范围。这和串行数据动态范围需求有什么关系呢?事实上,依据上述的讨论,动态范围是0dB和基准噪声的差值。特定频率下的实际量测准确度,必须视实际量测位准 (Pmeasured)和基准噪声(Pmin)的差值而定。
此外,可使用下列公式,验证该讯号上的整个峰对峰涟波((图四)中的误差范围直径为Y dB):
此公式同时包含波形上观察到的正涟波和负涟波。其中验证可达成的准确度,需视动态范围低于多少量测位准而定。详细表格请参阅(Box4:准确度与量测位准以下的动态范围)。SMA接头的设计基本上不同于精密接头。SMA拥有电介质架构的设计,其他接头则采用无线撷取接口(ir-interface)。无线撷取接口设计可提供更稳定的连接和更佳的电子效能。如上文所述,虽然SMA接头常见又比较便宜,但是它们的尺寸和效能并不像其他的精密微波接头一样精确地维持一致。长期将SMA与精密微波接头连接在一起,会增加磨损和降低精密接头的效能。
《图五 S参数量测系统错误相较于该频率下测得之讯号位准与系统动态范围的差值》 |
|
在进行任何一种串行数据标准的一般特性分析工作时,可能会想要量测不小于完整讯号振幅之10%的电压。这种电压突波可能会因来自邻近成对的差动线路之反射或串音而造成。这种类型的电压突波,仍可提供约80%的眼状图开口,如(图五)所示。
《图六 2.5Gbps下的80%眼状图开口,而眼状图闭合则是由讯号振幅10%的串音所造成的。》 |
|
使用10%的准确度量测此电压突波已经足够(这样会转译为完整讯号振幅之1%的准确度)。这组典型量测需求摘录于下表中,并提供在500mV、1V和2 V的峰对峰振幅讯号下,将百分比转换为电压的范例。
(表五) 各种电压位准的最小量测电压大小和准确度需求。
最小量测电压大小和准确度,以讯号振幅的%表示 (%准确度) |
%值 |
0.5V讯号下 |
1V讯号下 |
2V讯号下 |
10% ± 1% (10%) |
50mV ± 5mV |
100mV ± 10mV |
200mV ± 20mV |
使用准确度表(表五) 和(Box:准确度与量测位准以下的动态范围)中的表格,就可判断出总振幅10%的讯号为-20dB,而为了使用10%的准确度量测它,基准杂讯必须比量测位准再低-20dB,因此整体动态范围需求-40dB。
串列资料的频率需求
上文所述的第一、第二、第三代的串列标准划分,发现较晚世代的标准对于数位元件特性分析方面的要求较少。在第一代和第二代标准中,设计人员关心的是时脉第五谐波的特性分析(即使这些标准中要求的相容性测试要少得多),而第三代标准的设计人员关心的则是第三谐波。
整体而言,执行第五谐波的特性分析可确保足够的特性分析频宽,并带给设计人员充分的信心。 (表五)使用第五谐波作为准则,提供频率需求。
(表六) 串列资料标准之特性分析中的频宽需求摘要
标准的特性分析 |
数据速率 (Gbps) |
标准的特性分析 |
第 1代标准 |
标准的特性分析 |
2.50 |
6.25 |
SATA II |
3.00 |
7.50 |
XAUI |
3.125 |
7.813 |
第 2代标准 |
4Gbps FC |
4.25 |
10.63 |
SATA III |
6.00 |
15.00 |
2x XAUI |
6.25 |
15.63 |
第 3代标准 |
8Gbps FC |
8.50 |
21.25 |
10G Base-R |
10.31 |
25.78 |
10G Base-R FEC |
11.10 |
27.75 |
标准的特性分析
TDR模组迎向挑战
很明显的,动态范围会随着频率而衰减。这主要是因为TDR事件波形类似步进的本质,这会导致事件功率随1/f下滑。
《图八 每分频500ps、256个平均值的80E10事件功率》 |
|
对动态范围与频宽需求的定位有什么关系呢?下表提供了解答。
(表七) 依照频宽和串列资料动态范围需求的定位。
标准的特性分析 |
数据速率 (Gbps) |
标准的特性分析 |
(表七) 依照频宽和串列资料动态范围需求的定位。 |
Tektronix 模组 |
第 1代标准 |
Tektronix 模组 |
2.50 |
6.25 |
-64 |
80E04 |
SATA II |
3.00 |
7.50 |
-62 |
80E04 |
XAUI |
3.125 |
7.813 |
-61 |
80E04 |
第 2代标准 |
4Gbps FC |
4.25 |
10.63 |
-60 |
80E04 |
SATA III |
6.00 |
15.00 |
-63 |
80E08 |
2x XAUI |
6.25 |
15.63 |
-63 |
80E08 |
第 3代标准 |
8Gbps FC |
8.50 |
21.25 |
-58 |
80E08 |
10G Base-R |
10.31 |
25.78 |
-54 |
80E10 |
10G Base-R FEC |
11.10 |
27.75 |
-53 |
80E10 |
Tektronix 模组
在本文中,依据专家使用者的知识,识别出SDNA除错、相容性、验证和特性分析应用的准确度需求。为SDNA应用定义出下列需求:
- ●可解决最小相关的不连续处的TDR上升时间
- ●可进行标准特性分析的TDR上升时间
- ●可进行标准特性分析的动态范围和频宽需求
- (作者任职于太克)