而主记忆体主要是由动态随机存取记忆体（DRAM）组成，此种记忆体被归纳为挥发性（volatile）记忆体，也就是说一但电源关闭此种记忆体所储存的资料会全部消失不见。所以当电脑关机后所有在主记忆体的资料会同时消失；等到下次开机时还是必须花同样的时间把资料再从硬碟传到主记忆体上。如果可以把电脑的主记忆体换成非挥发性的随机存取记忆体（non-volatile RAM），那么当开机时电脑会因为主记忆体上的资料依然存在而会马上进入上次关机时的画面，因此可以省掉传统开机所需要耗费的时间而达到所谓及时开启（instant-on）的特性。

现有的非挥发性随机存取记忆体以快闪记忆体（flash）为主，不过因为此记忆体的写入速度太慢（约1ms）以及读写次数寿命太短（约106次）​​，所以并不适合作为个人电脑中的主记忆体。新一代的磁性随机存取记忆体（MRAM）不仅拥有flash的非挥发特性，DRAM的高集积度以及SRAM的高速存取特性（

磁性记忆体的原理

事实上磁性记忆体具备了三大记忆体的优点。 MRAM的单元细胞是由一个电晶体与磁阻所构成，所以磁性记忆体的密度与容量是可以与DRAM相当的。同时磁性记忆体是利用电子自旋的特性作为储存信号的基础，因此操作的速度可以比SRAM还快。而且MRAM也是一个非破坏性的读写，因为它是透过磁场来改变自旋的方向。最重要的是MRAM与快闪记忆体（Flash）一样，都是属于非挥发性记忆体。

在MRAM发展初期所使用的磁阻元件是被称为巨磁阻（GMR）的结构，此结构是由上下两层磁性材料，中间夹着一层非磁性材料的金属层所组成。 GMR结构因为在代表「1」与「0」的讯号间差异不大而容易在读取讯号时受到杂讯的干扰，因此需要比较复杂的读取电路设计及较长的讯号读取时间。再者，由于GMR元件的阻值远低于同尺寸的串接电晶体阻值，因此需要藉由加大电晶体的尺寸才能有效侦测出GMR元件的阻值变化，但是如此一来就很难达到高密度记忆体的应用。

穿隧磁阻（TMR）元件是继GMR元件之后被广泛应用于磁性记忆体中，TMR元件因为具有较大的讯号变化量以及与同尺寸的串接电晶体阻值有较佳的匹配性，因此受到相当大的注目。 TMR元件与GMR元件最大的差异在于隔开两层磁性材料的是氧化铝绝缘层而非金属层；再者TMR元件是一个垂直式导通的结构，也与GMR的水平式导通截然不同。TMR元件是藉由磁场调变上下两层磁性层的磁化方向成为平行或是反平行来建立两个稳定状态，在反平行状态时通过此元件的电子会受到比较大的干扰因此反应出较高的阻值；而在平行状态时电子受到的干扰较小得到相对低的阻值。不论是在高阻值态或是低​​阻值态，除非受到够大的磁场强度影响，否则TMR元件并不会改变原来的状态，此即为非挥发性记忆元件的要素。

《图一　GMR与TMR元件结构图》

TMR元件可以透过内部金属导线所产生的磁场强度来改变不同的阻值状态，并借此纪录 「1」与「0」的讯号，如(图二)所示。由于TMR元件是在完成前段制程后才加入，因此在与CMOS的制程整合上要单纯许多。不过磁性材料毕竟对半导体制程来说还是相当的陌生，除了急需建立对应的关键制程外，还需要克服新材料可能衍生的污染疑虑。

《图二　MRAM资料储存原理》

资料来源:资料来源：Motorola

在磁性记忆体中除了负责储存讯号的单元外还需要一种称为参考位元（reference cell）的结构，此参考位元基本上也是由数个TMR元件所组成，其等效的阻值介于「1」与「0」之间，在每次读取讯号单元内的资料后都必须与参考位元作一比较以确认资料为「1」或「0」。这是因为TMR元件的阻值均匀性相当难控制；举例来说TMR元件中的氧化铝绝缘层厚度若变动0.2～0.3nm，阻值变动可能高达10倍之多，因此必须在一定的范围内插入一组参考位元作为讯号单元的比较基准以防止讯号判读错误。

MRAM发展现况与技术挑战

目前MRAM的技术进展仍以美国厂商较为领先。 Motorola于2002年VLSI会议中发表以0.6μm CMOS制程制作出1 Mb MRAM雏形产品，其中讯号读取时间可以缩短至50ns，Motorola并规划在2004年推出4Mbit产品。

《图三　Motorola发表的1Mbit MRAM产品》

资料来源:资料来源：Motorola；VLSI 2002

IBM投入MRAM技术的开发已有相当长的时间，在今年（2003）VLSI会议中首度展示以0.18μm CMOS制程开发出的128Kb MRAM，将MRAM制程技术向前推进了一大步。此外IBM与Infineon于2000年开始展开策略合作，同时在2003年宣布将授权法国Altis进行MRAM产品的量产技术。 IBM也预期在2005年可以推出256Mbit的产品。

日本厂商虽然在MRAM产品化技术落后于美国，不过最近有急起直追的迹象，NEC与Toshiba最近宣布将携手合作以量产下世代磁性记忆体为目标，预估投入的金额为100亿日圆。同时在2002年ISSCC国际会议上NEC与Toshiba联合发表cross-point架构的512Kb MRAM，此架构因为省掉了电晶体的搭配所以可以将MRAM的单元细胞缩小至4F2（F代表feature size），远低于Motorola所发表的20F2。不过也因为少了电晶体的作用，因此无法有效隔绝非选定单元的传导路径而需要设计比较复杂的读取讯号动作，使得读取讯号的时间高达1μs。

韩国三星电子凭借着在DRAM与Flash两大记忆体的成功经验，积极投入磁性记忆体技术的研发，希望能延续在记忆体技术的领先优势。三星电子在2002年IEDM会议上发表以0.24μm CMOS制程成功开发出的64Kb MRAM，同时提出一新型的参考位元设计，使得参考位元可以操作在更高的偏压范围。

虽然MRAM制程技术在这几年有很大的进展，但是仍有一些制程瓶颈仍待努力。首先是TMR元件的阻值均匀性，如果从电路设计的观点来看，最好整片晶片内的阻值均匀性能控制在5％的变异量之内，而要达到这样的要求就必须努力让TMR元件里的穿隧绝缘层（AlOx）厚度变异量控制在0.3％以内，对于薄膜工程来说这是相当严苛的要求。

《图四　穿隧绝缘层厚度变异量示意图》

磁性材料的蚀刻制程是另一个制程瓶颈，在磁头工业中大都是采用离子束轰击（IBE）的方式来进行磁性材料的蚀刻，但是此制程方法对于不同材料的蚀刻率选择比偏低因此并不适用于整合制程。后来陆续发展出反应式气体蚀刻（RIE）制程，对于蚀刻率选择比与蚀刻率的控制都有大幅的进步。但是蚀刻的过程中造成元件侧壁的残留物堆积却是难以避免，此侧壁堆积物大都为导电物质因此会造成元件的短路。利用Stop on AlOx（SOA）两段式的蚀刻，如(图五)所示，可以切断侧壁堆积物的传导路径并借此避免元件的失效。

《图五　一般制程与SOA制程结​​构示意图》

再者，TMR元件在高温的环境中往往会丧失原有的磁特性因此须配合开发稳定的低温整合制程。降低写入功率是各家厂商急待改善的特性，Motorola在早期的设计中仍须透过5mA+6mA的电流来写入讯号，对于记忆体的应用来讲此功率损耗仍属偏大。透过在金属导线的外围覆盖高透磁率的材料可以使磁力线更集中于靠近元件的位置，借此提高电流产生磁场强度的效率。最近的研究成果显示利用此制程技术可以降低所需的电流约50％，改善的效果相当显著。不过此制程并非标准的CMOS制程，可靠性及稳定性仍需进一步验证。

未来展望

磁性记忆体因为兼具三大记忆体的优点，所以被称为下一代的梦幻记忆体。如何在现有的应用领域找到一个切入点是大家思考的重点。以MRAM取代现有的SRAM，面积马上就可以节省一大半（相同容量的SRAM面积几乎是MRAM的六倍大）。此外在可携式电子产品中以往需要SRAM＋Flash的记忆体组合，未来也仅需要MRAM就可符合电子产品对记忆体在速度以及非挥发特性上的要求。再者在前文中提到的即时开启特性也是MRAM可以创造出产品差异性的地方。

我国在磁性记忆体的研究比美、日等先进国家落后多年。但是磁性记忆体产品要正式商品化至少还要二到四年的时间，所以我们还有急起直追的空间。又自旋电子技术日趋成熟及具主导未来产品市场的潜力，世界各大公司也正积极投入研发并期望能抢进市场先机，这也使得我们对磁性材料与CMOS的技术开发时程更觉迫切性，若能及早投入MRAM与自旋电子技术的研究，则可确保日后台湾继半导产业后另一波产业的优势。 （作者任职于工研院电子所）