PCI Express （PCIe）已经从 1.0 版发展到 5.0 版，预计将在 2021 年发表 6.0 版，每个版本都维持向下相容性，能与过往产品共存。现有规格并未指定失效日期，设备设计人员需要晶片供应商支援每一代产品。

PCI Express 与频宽需求

PCI Express（PCIe）

当成一种连接运算、嵌入式及自订主机处理器，以及乙太网路连接埠、USB 连接埠、视讯卡及储存装置等「终端」周边装置的方式，已经成为高效能互连技术的参考基准。 PCIe 利用高速串列通讯技术，提供高效率的点对点连接，还提高通道数量和讯号速率，提供具扩充能力的介面频宽。

2002年发布的 PCIe 1.0 规格，运作速度为每秒 2.5 GT/s，提供 8GByte/s 的总 x16 介面频宽。 2006年发布第二代 PCIe 2.0 规格后，频宽成长一倍；2010 年推出的 PCIe 3.0 规格将频宽提高到32GByte/s，以满足现代各项重要产品应用项目不断成长的需求，包括高阶个人电脑、游戏、企业运算及网路。

近期社群媒体及视讯串流等云端服务迅速普及，对大规模资料中心内的高速连接技术提出更高的全新要求。

如今物联网时代的到来，安装在整个智慧城市及基础设施、智慧工厂和其他工业资产、商业和住宅建筑物，还有用于健身和医疗追踪之穿戴式装置上的连网感测器，将产生巨量资料，供超大规模的资料中心撷取、储存、处理与分析。这些力量正在推动对新一代 PCIe 的需求，以高效率的方式将资料中心伺服器连接到高速乙太网路、网路附加储存装置和人工智慧加速器。

连网车将进一步提升资料负载量、增加即时处理的压力，以提高自动驾驶能力水准，最终实现全自驾车的目标。在资料中心的背后，训练神经网路进行人工智慧推理作业，要用到极为大量的运算作业，严重暴露出与周边装置进行通讯的瓶颈。

这些因素开始发挥作用，PCIe 该继续向前发展。 2017 年发布 PCIe 4.0，不久后在 2019 年发布了 PCIe 5.0。图 一显示 PCIe 各版本提供的聚合速度。

图一 : PCIe 各版本提供的聚合速度 （资料来源:Diodes 公司）

各大资料中心纷纷舍弃 100Gb 乙太网路，改用最新的 400Gb 规格，有望推动广泛采用 PCIe 5.0。在实务上增加 PCIe 频宽一事，或多或少有跟上乙太网路速度加快的脚步，最理想的情况是在两种标准之间保持平衡，有助于避免效能方面的瓶颈。

如今仍在使用「老旧」的 PCI 标准

PCIe 5.0 产品开始进入市场，加上日前 PCI 特殊兴趣小组（PCI-SIG）宣布已展开研发新一代 PCIe 6.0，将于 2021 年完成，在可预见的未来，PCIe 将会是要求高效能周边装置通讯协定的首选。

与此同时，向下相容性成为 PCIe 系列的一大优势。 PCIe 规格没有失效日期，多代产品可以共存于市场，甚至共存于同一个产品应用项目中。这对系统设计人员来说是一项优点：新一代 PCIe 产品不断出现，以满足日益成长的频宽需求，早期产品仍能在众多情景中贡献其价值，像是个人运算装置、游戏及部分企业运算和网路产品应用项目。

解决实行上的挑战

每一代 PCIe 之间的向下相容性，使得系统能够受益于新晶片推出时更高的传送速率，又无需大幅变更设计。另一方面，提高讯号速度对讯号边限带来额外压力，并可增加设计的复杂性。再者，显然得解决跟 PCIe 桥接的问题，不仅是在老旧介面之间，还有在 USB 或图形连接埠等其他介面之间。

设计人员需要存取支援各代 PCIe 的装置，如图二所示的时钟产生器、时钟缓冲器、控制器、封包切换器/桥接器、ReDriver晶片及高速多工器，以因应这些挑战。

图二 : Diodes 推出之 PCIe 解决方案的范例。（source：Diodes 公司）

ReDriver 晶片能够为提高高速系统的讯号完整性，提供一种实惠又便利的解决方案。 ReDriver 使用等化及预强化等技术，输出驱动器有着最低延迟性，补偿传输线的损失情况，以恢复讯号边限并将抖动情况降至最低，确保接收器有着低位元错误率。与整合包括时脉及资料恢复等额外功能的重计时器相比，ReDriver 具备低延迟的特性，且成本较低、易于实行。

图 二显示如何在需要驱动讯号穿过较长 PCB 轨道处使用 PCIe ReDriver 的情况，例如到外部显示卡或透过缆线到外部储存装置。这些 ReDriver 具有完全向下相容性，支援所有旧款 PCIe。

桥接器与切换器满足各类主机和端点装置之间的介面要求。封包桥接器通常会在 OSI 参考模型中的两层之间，或是两个通讯协定之间提供一个介面。图二还显示如何使用桥接器在 PCIe 与包括 PCI-X 在内的老旧 PCI 标准之间进行连接，或连接到 USB 连接埠或 UART 汇流排介面。封包切换器这项多连接埠/多通道装置，通常用于将单一根复合体扩展到具有多通道的多个连接埠，以存取周边装置或线路卡等其他对等系统。

除了提供有着多种连接埠配置及转换功能的封包桥接器和切换器，Diodes 公司还结合了 PCIe 封包切换器与 PCIe-to-USB2.0 桥接器的功能，打造出 PI7C9X442SL PCI Express-to-USB 2.0「切换桥接器」。这种多功能装置可以从一个 PCIe x1 上游连接埠扇出到两个 x1 下游和四个 USB 2.0 连接埠，使得系统主机处理器同时存取多个 PCIe 和 USB 装置。

Diodes 公司等企业可以提供多款无源双向 PCIe 1.0、PCIe 2.0 或 PCIe 3.0 讯号多工器/解多工器，将单一 PCIe 通道连接到多个通道，为图形或运算作业扩大频宽。也能将这些装置用于从单一多通讯协定介面连接。

时钟缓冲器通常可以将单一参考讯号当成输入，并且产生多个输出，以便更广泛地分布在 PCB 上。时钟缓冲器 IC 有多种配置，Diodes 提供专有的 PLL 设计，确保抖动保持在 PCIe 要求的范围内。时钟产生器可以产生输出抖动极低的特定频率时钟讯号，适用于 PCIe 及其他系统时脉。 Diodes 的产品组合有 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 时钟产生器及缓冲器，有 2、4 和 8 通道配置，符合各旧款 PCIe 的要求。整合晶片内的端点，这些装置为每个输出省下 4 个外部电阻器，在物料清单中减少多达 32 个元件。

结论

从嵌入式和桌面运算，再到高频宽资料中心连线及神经网路训练等应用项目，PCIe 都是首选的高效能互连技术。设计人员可以利用早期 PCIe 标准一直沿用至今的优点，加上向下相容新旧不同规格的特性，以具成本效益的方式满足各种系统要求。设计人员使用有着桥接器、缓冲器、ReDriver、切换器及多工/解多工 IC 等功能的装置组合，高效率地解决产品应用项目的严苛要求。

（本文作者Kay Annamalai为Diodes 公司资深行销主管）