DDR(雙倍資料速率同步動態隨機存取記憶體)技術的資料傳輸速率快速成長,使得互通性(interoperability)問題成為工程師的一大挑戰。基本上,互通性的問題要從實體層開始看起,而其中最關鍵的屬性之一,就是時脈信號的抖動效能。DDR介面的時脈信號是從記憶體控制器傳送到DDR晶片上,它是DDR系統中藉以產生所有其它信號的參考信號,如strobe、資料、位址和命令信號。因此,具有良好的時脈抖動效能極為重要,因為時脈信號的抖動會轉移到其它的信號。如果源頭之時脈信號的抖動效能不佳,其它信號的抖動問題也會變得很明顯。
...
...
使用者別 |
新聞閱讀限制 |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10則/每30天 |
5/則/每30天 |
付費下載 |
VIP會員 |
無限制 |
20則/每30天 |
付費下載 |