前言

對於效能密集型應用（例如FPGA和乙太網PHY時脈）來說，評估和選擇合適的PLL振盪器，以最小化相位雜訊和抖動峰值是必要的。

十幾年前，頻率控制產業推出了基於鎖相迴路（PLL）的振盪器，這是一項開創性新技術，採用了傳統晶體振盪器（XO）所沒有的多項特性。憑藉內部時脈合成器IC技術，基於PLL的XO可程式設計可支援更寬廣的頻率範圍。此項突破免除了為在特定頻率實現共振而切割和加工石英所需的材料處理步驟。這種創新也使得基於PLL的XO可進行頻率程式設計，並實現極短交貨週期。

有鑑於傳統振盪器交貨週期約略將近14週或更長，許多硬體設計人員渴望利用可程式設計振盪器取得顯著的交貨週期優勢。不幸的是，一些已經從傳統XO轉移到基於PLL的XO的設計陷入了關聯抖動（jitter-related）的問題中，這將引起關聯應用（application-related）失效，涉及範圍從通訊鏈路中的超高位元誤碼率到無法工作的SoC和處理器。這些問題迫使許多IC供應商規定：基於PLL的振盪器不能和他們的元件配合使用。這種形勢的變化使得想透過基於PLL的振盪器獲得頻率靈活性和短期交付週期優勢的硬體工程師面臨挑戰。

為什麼會出現這種情況？其原因在於來自不同供應商的PLL技術差異極大。不合格的PLL設計導致過多的振盪器相位雜訊和抖動峰值，如圖1中左側圖所示。這個特定基於PLL的XO在12kHz-20MHz頻寬上的相位抖動為150ps RMS。這種效能水準使其不適合為高速PHY提供時脈，高速PHY通常需要<1ps RMS 抖動的參考時脈。XO的週期抖動在圖1右側圖片中有顯示。這種雙峰週期抖動可能是一個出現PLL穩定性問題的訊號，PLL穩定性能夠對使用這個XO的SoC產生有害的效能影響。與可程式設計振盪器展現抖動峰值有關的第二個領域是串聯（cascaded）PLL。當這樣一個基於PLL的振盪器被連接到一個後續電路中帶有PLL的IC上時，抖動可能會增加。

圖一 : 不合格的基於PLL的XO設計導致過多的相位雜訊和週期抖動

好消息是，並非所有的PLL－確切的說不是所有基於PLL的振盪器都是一樣的。透過特有的PLL設計技術，可程式設計振盪器能夠提供可媲美一流石英振盪器的抖動效能，同時克服串聯PLL帶來的問題。這些高效能的基於PLL的振盪器能夠用於處理器/SoC時脈，以及高速串列器、PHY和FPGA時脈。

開發人員可以使用三個簡單的標準來評估基於PLL的XO是否被用於給定的應用。

抖動生成—

在串聯的PLL應用（例如FPGA和PHY時脈），XO參考時脈抖動與FPGA/PHY內部PLL抖動相混合。採用低抖動XO參考時脈（例如<<1ps RMS相位抖動）可以最大化可容許的FPGA/PHY內部PLL所產生的抖動值，最大化整體設計的抖動餘量。

抖動峰值—

當第一級和第二級PLL的迴路頻寬相同時，串聯PLL存在過大抖動的風險。這種風險很容易透過使用一個具有相對較低內部PLL頻寬的基於PLL的振盪器進行緩解。PLL應當得到很好的抑制，以確保不超過1%的峰值（<0.1dB），如圖2所示。透用SoC/FPGA的第二級PLL頻寬通常>1MHz。使用具有低抖動峰值和極低內部頻寬的基於PLL的振盪器確保它的峰值不會與下游PLL的頻寬重疊。這種架構使得第二級PLL容易的追蹤第一級PLL的變化，同時維持可接受的迴路穩定性和相位餘量。

圖二 : -基於PLL的抖動追蹤和過濾有助於減輕抖動峰值

相位雜訊—

如何才能知道基於PLL的振盪器是否適合你的應用呢？使用示波器較容易觀察振盪器的週期抖動。使用頻譜分析儀可進行振盪器相位雜訊測量。如果沒有頻譜分析儀，請聯繫你的頻率控制供應商進行相位雜訊測量。相位雜訊能夠透過應用所需的相關抖動合成頻寬，直接從相位雜訊圖表中計算出來。相位雜訊圖表也能顯示參考時脈的雜散效能。累加在相位抖動上雜散訊號能夠容易的進行測量，以確保應用需求得到滿足。相位雜訊圖表也顯示內部PLL的任何峰值影響。過阻尼的PLL將展現出低峰值。

Silicon Labs提供了一個易於使用的線上抖動計算器，能夠把相位雜訊轉換為抖動。只需要簡單的輸入載波頻率和與其相關的相位雜訊特點資料，工具就能計算出時脈的最終相位抖動、週期抖動和週期間抖動。

總體來說，目前的可程式設計振盪器提供了卓越的頻率靈活性、短期、可靠的交貨週期。然而，來自不同供應商的可程式設計振盪器所提供的PLL效能差異可能相當大。對於包括FPGA收發器和乙太網PHY時脈在內的高效能應用來說，可程式設計振盪器能夠容易的透過對比資料手冊規範中的抖動參數進行評估。

在由振盪器驅動的帶有內部PLL的ASIC、SoC、FPGA或PHY應用中，重要的是確保參考振盪器和SoC的組合不要產生抖動峰值。抖動峰值通常不會列在振盪器資料手冊中。一個簡單的解決方法是進行振盪器的相位雜訊測量。這個相位雜訊分佈將顯示對內部PLL的任何峰值影響，並且能夠容易的轉換成等效的時脈抖動效能。

(本文作者James Wilson為Silicon Labs時序產品行銷總監)