SerDes 是什麼？

SerDes(序列器/解除序列器)是能夠將大位元寬度的單端匯流排，壓縮為一個或多個差動訊號的裝置，差動訊號的切換頻率會高於大位元寬度的單端匯流排。SerDes能夠使大量資料點對點傳輸，同時縮減實作寬平行資料匯流排的複雜度、成本、功耗及電路板空間。使用SerDes可達到絕佳的效益，因為平行資料匯流排的頻率超過500MHz (1000Mbps)，在如此高的頻率下，寬平行匯流排本身的問題會加劇。切換速度較快的平行匯流排需要耗用較多電源，而且在時脈容差減少的情況下不容易佈線。例如，系統設計人員通常很難維持個別平行訊號線路之間類似的偏移。偏移的不相符程度過大，即造成接收器的系統時序問題，因為許多系統都必須時脈輸入平行資料，做為一組調準的位元。頻率和傳輸距離增加時，平行資料匯流排實作會發生其他許多問題。訊號完整性、耗電量及時序等問題都會對設計造成重大影響。在現今的精簡系統中，電路板空間通常受限，單純使用許多速度緩慢的平行通道無法傳輸大量資料(如圖一)。在許多應用中，對於系統內部、系統之間或兩個不同位置的系統之間，進行點對點大量資料傳輸而言，SerDes可做為理想的解決方案。

《圖一 單端平行匯流排實作與SerDes資料傳輸》

SerDes的基本運作

SerDes的基本運作相當簡單，實作方式因廠商的不同而有所差異。按照指定頻率切換的平行資料匯流排傳送至SerDes裝置的平行輸入匯流排，這些位元根據參照時脈的下降或上升邊緣，加以時脈輸入至SerDes的平行位元暫存器，其中包含來自平行資料來源的平行資料，例如媒體存取控制器(MAC)或系統處理器。通常相關參照來源可提供時脈，例如提供參照時脈給系統的晶體振盪器，或時脈產生器IC。一旦載入平行資料暫存器，一般會使用8B/10B編碼的標準編碼方式進行編碼。

SerDes的編碼器/解碼器(ENDEC)有許多功能，主要用於形成適合序列化的內送應用資料串流。例如，原生應用資料串流可能有0位元的連續串流 (0000000……) 或 1 位元的連續串流(1111111…….)。在這些情況下，SerDes不容易在連續相同位元的長串流之後，擷取位元傳輸。SerDes中的時脈與資料復原(CDR)電路必須在資料串流中偵測到一定程度的位元傳輸密度，才能避免位元遺漏。透過資料編碼，內送的平行資料字組 (預先定義的平行資料位元數)會經過編碼，亦即對應至較適合序列化的已定義 (標準化) 位元模式(字組)。例如，透過 8B/10B 編碼，編碼集會對應至類似1和0數目的字組。未編碼資料的另一項問題，是序列化程序中遺失字組描述(字組邊界點)。為了協助接收器運作，ENDEC提供顯示字組邊界的特殊編碼字組。接收器可使用這些特殊編碼來執行位元組描述。例如，8B/10B編碼採用通用編碼的概念，應用可使用這些通訊編碼建立資料串流的初始字組邊界。

編碼的資料位元會經過序列化，然後從平行位元匯流排轉換至序列位元匯流排。SerDes 的序列化功能將平行位元(資料字組)加以序列化，以便透過單一差動傳輸通道有效傳輸。通常使用如圖二所示的偏移暫存器來實作序列化。必須注意的是，資料必須根據位元組時脈，入至平行暫存器中。

《圖二 序列化程序》

序列化的位元匯流排傳送至差動線路驅動器，也就是差動訊號緩衝器。差動緩衝器將序列化的位元串流傳輸至銅線，或背板跡線等媒介。

在SerDes的接收端，序列化的位元串流會傳輸至差動訊號輸入緩衝器。SerDes接收電路內部的輸入緩衝器，則將內送的位元(以電壓擺幅表示)解析為數位位元串流。接收器的另一個關鍵功能，是執行內送序列資料串流的時脈復原。時脈驅動電路會從將傳輸至接收器的序列資料串流，擷取位元速率時脈，這個復原的時脈即可用來做為接收的位元串流時脈，接收的位元串流便會被解序列化。解序列化是將序列接收資料組合成平行字組，然後加以解碼而形成原始資料字組的程序。解序列化程序需要CDR電路提供復原的時脈，以驅動移位暫存器時序，重新組合平行編碼資料字組。

解序列化(平行)位元串流隨即解碼為原始資料位元，資料位元便會傳送至平行輸出暫存器，然後由平行輸出訊號緩衝器加以時脈輸出。一般而言，輸出緩衝器都是單端訊號緩衝器。被分割的復原時脈會與平行資料一併提供，而且時脈的頻率，與內送序列位元串流的資料速度一致。通常，SerDes的傳輸及接收路徑會以相同的頻率同時運作，而形成全雙工(同時傳輸及接收)序列連結。

鎖相迴路 (PLL)

鎖相迴路是任何SerDes裝置的重要元件，因為它會產生驅動序列收發器，以及裝置的接收路徑所用的高速時脈。視SerDes架構而定，SerDes會有傳輸和接收路徑的一個PLL，或者SerDes會有兩個PLL：一個用於傳輸，另一個用於接收。PLL是CDR電路的關鍵區塊，SerDes中的PLL是由參照時脈輸入所驅動，因此，參照時脈輸入通常需要符合嚴格的電子及抖動需求，否則不理想的參照時脈會對於SerDes效能造成重大的影響。

時脈與資料復原(CDR)

SerDes的時脈與資料復原單元，整合一個或多個PLL電路，其中使用參照時脈產生高頻時脈，接收電路區塊會使用高頻時脈進行內送資料的取樣，並且從資料串流擷取高速時脈訊號的復原時脈。這個復原的時脈通常經過分割，以產生SerDes提供的字組(位元組)時脈，並且有平行輸出資料。

參照時脈的重要性

參照時脈是為了讓SerDes驅動 內部的PLL所提供的輸入時脈。參照時脈通常與SerDes需要運作的序列資料速率有特定的關係。例如，10 位元平行介面的SerDes裝置會使用125MHz參照時脈，使得SerDes以1.25Gbps的序列速率運作。此時，假設針對上升邊緣進行時脈取樣，則內部SerDes PLL最可能將10倍的倍加器提供給參照時脈，以達到1.25Gbps的位元速率。如前所述，參照時脈的品質是SerDes運作的關鍵因素。如果參照時脈有許多抖動，則序列資料串流很可能較高抖動的內容。如果參照時脈不穩定或出現漂移，則序列資料串流可能呈現類似的特性。由於參照時脈對於SerDes功能相當重要，因此裝置資料表所列的參照時脈規則，通常對於抖動、PPM 偏移及升高/降低時間。參照時脈需求及支援的頻率範圍，會由於廠商的不同而有所差異，不過大致都依循業界標準。例如，德州儀器推出的SerDes解決方案TLK1501、TLK3131、TLK3134 及TLK6002支援極大的輸入頻率範圍，因此支援各種資料範圍，包括Gigabit乙太網路、光纖通道、10G乙太網路、通用公共無線射頻介面(CPRI)及其他標準等應用。

由於多媒體應用普遍流行，因此使用SerDes裝置做為獨立式或整合式高階功能相當常見。SerDes裝置具有許多優點，即使在應用中傳輸大量資料，系統設計人員仍然能夠達成功耗、使用性、效能及成本等目標。

《圖三 高階SerDes配置圖》

<作者任職於德州儀器 Gigabit SerDes 新業務開發經理>