電路板佈線所產生的主要寄生元件分別是電阻、電容以及電感。舉例而言，電路板電阻的形成是從零件到零件的走線結果。電路板中不必要的電容可能會隨走線、焊點以及平行走線而產生。電感的產生則由於周邊形成回路電感、互感應以及貫孔。從電路圖轉成實際電路板時，所有的寄生元件都有機會干擾電路的性能。本文量化了最棘手的電路板寄生元件、電路板電容，並列舉可清楚看到電路板上性能的例子來說明。

非必要電容帶來的困擾

在本系列文章中曾討論過如何不慎在電路板內形成電容。在此重複該概念：兩條相鄰的平行走線會形成佈線電容。電容值可用(圖一)中所示的公式計算 。

《圖一　兩條走線相鄰佈置可在一塊電路板上形成電容兩條走線相鄰佈置，即可在一塊電路板上形成電容。 》

當高阻抗類比走線貼近數位走線時，這種電容可能會在敏感的混合訊號電路中造成問題。例如 (圖二)中的電路就可能會面臨這類問題。

《圖二　線與線太靠近，容易在電路板中產生寄生電容》

圖二電路的動作，使用三個８位元數位電位計和三個CMOS運算放大器來組成一個16位元數位類比轉換器。圖二的左側，有兩個數位電位計（U3a and U3b）接到 VDD與地間，該中心抽頭輸出端連接至兩個運算放大器（U4a 與 U4b）的非反向輸入端。使用微控制器U1 之SPI介面來規劃數位電位計U2與U3。在這個架構中，每個數位電位計被規劃為一個8位元之多階數位類比轉換器。如果VDD等於5V，這些數位類比轉換器的 LSB 大小等於19.61mV。

這兩個數位電位計之中心抽頭端被連接至兩個當緩衝器的運算放大器之非反向輸入端。在這個電路結構中，運算放大器之輸入端是高阻抗，將數位電位計與電路其他部份隔離。這兩個運算放大器輸出之變化振幅被規劃在不會超出第二級運算放大器允許的範圍內。

要讓這個電路形成16位元數位類比轉換器（U2a），第三個數位電位計會在這兩個運算放大器U4a與U4b之輸出範圍內變動。規劃U3a和U3b用來設定數位電位計之輸出電壓。再者，如果VDD是5V，則有可能將U3a與U3b個別規劃為每一步19.61mV的變化量。以此電壓跨在第三個8位元數位電位計R3 上，使本電路的最低有效位元所對應的電壓值為 76.3uV。使本電路達最佳性能的關鍵元件規格見(表一)。

本電路可被用於兩種基本操作模式；第一種模式用於可規劃調整之直流參考電壓，在這個模式中，只是偶爾使用電路之數位部份而在正常操作中卻沒有；第二種模式用於任意波型產生器，在這個模式中，電路之數位部份是操作的核心，且可能發生電容耦合的情形。圖二中電路的第一種完成的佈線如(圖三)所示。

《圖三　圖二中另一方式的佈線圖》

觀察佈線中有顏色的走線，潛在問題很明顯。箭頭所指的類比走線（藍色）從U3a之中心抽頭至U4a之高阻抗放大器輸入端。另一箭頭所指的數位走線（綠色）是用來傳送數位資料以規劃設定數位電位計。在實驗桌上，發現綠色走線上的數位訊號耦合到敏感的藍色走線內，如(圖四)所示。

《圖四　示波器照片圖》

在系統中，規劃數位電位計之數位訊號已從走線感應到到另一條具有直流電壓之類比走線，而這個雜訊又一路透過電路的類比部份傳遞到第三數位電位計（U5a）。第三數位電位計在兩個運算放大器之輸出狀態間變動。解決該問題之方式為將走線分開。(圖五)顯示一個改善的佈線解決方案。

《圖五　使用這個新的佈線，類比走線和數位走線已被分開》

《圖六　佈線變更的結果顯示圖》

佈線變更的結果如(圖六)所示。將類比與數位走線仔細分開，本電路變成一個很乾淨的16位元數位類比轉換器。第三數位電位計76.29μV的一個單一碼轉換顯示在綠色波形。示波器刻度是80mV/div且被顯示的代碼變更幅度約為80mV。受限於實究室配備，所以將 16位元數位類比轉換器的輸出乘以1000倍。

結論

當一系統混合數位與類比元件時，仔細佈線是電路板成功與否的關鍵。尤其，靠近高阻抗類比走線的經常變化之數位走線將造成嚴重的耦合雜訊，只有讓這兩種走線保持距離方可避免這種現象。（作者任職於Microchip）