極具方便性與機動性的手持式電子通訊、資訊產品，如行動電話、PDA與筆記型電腦等，儼然已成為現代人不可或缺的日常必備用品，而這些產品的外型不斷朝向輕薄短小的趨勢發展。為了滿足行動產品內機件高密度裝配的特性，半導體廠商不僅要維持積體電路（IC）的高可靠度，更必須具備體積小及高效能的特性，因此強調封裝後體積與原晶片尺寸相同，並兼備高效能與低成本等特性的晶圓級封裝（Wafer Level Packaging；WLP），成為不可或缺的重要角色，更被業界視為下一世代的封裝主流。

晶圓級封裝技術在低I/O數的IC上，可滿足小體積、高品質與高效能的需求。晶圓級封裝與傳統晶片封裝方式不同之處，在於晶圓級封裝技術可先在整片晶圓上進行封裝和測試之後，再切割成個別的晶粒，無需經過打線與填膠程序，且封裝後的晶片尺寸等同晶粒原來的大小。因此，晶圓級封裝技術的封裝方式，不僅明顯縮小IC尺寸，符合行動資訊產品對高密度積體空間的需求，在電器特性規格上，也因晶片可以最短的電路路徑，透過錫球直接與電路板連結，因而大幅提昇資料傳輸速度，有效降低雜訊干擾機率。

晶圓級封裝技術的發展背景

IC之所以需要封裝及測試，是因為裸晶的材質極為脆弱，因此需要陶瓷（ceramic）或塑膠（plastic）材質之封裝來提高機械強度，以抵抗如溫濕度、震動等外力因素對晶片產生的干擾及破壞。封裝技術目前以傳統的打線接合技術發展最成熟穩定，但隨著IC性能不斷提升，但體積愈來愈小的需求下，晶圓級封裝以其具備的輕薄短小、電性優良（封裝的走線短，使得電感及電容低）等特性，正逐漸成為傳統打線接合技術外的另一種封裝主流技術。

此外，由於市場上行動通訊、可攜式資訊產品、數位相機、MP3、家用資訊（Information Appliance；IA）產品，以及高階記憶體等的需求持續增加，毋庸置疑是推動晶圓級封裝技術成長的強勁動力。

晶圓級封裝技術的特性與應用

晶圓級封裝以凸塊（Bumping）或錫球（Ball Mount）直接與PCB相連，由於不需要中介層（Interposer）、填充物（Underfill）與導線架，並省略黏晶、打線等製程，大幅減少材料及人工成本；相較於QFN（Quad Flat No-lead；平面無導線）封裝技術，晶圓級封裝可節省20％以上的成本，充分滿足兼顧成本考量與精巧型設計導向的晶片封裝需求。此外，由於晶圓級封裝之所有製程幾乎都在晶圓上完成，也有效縮短封裝製程之時程。其優勢分述如下：

原晶片尺寸封裝體積

晶圓級封裝技術最大的特點，在於可有效縮減封裝後晶片的體積，並以錫球陣列直接連結焊接於電路板上，符合可攜式電子產品輕薄短小的特性需求，普遍應用於電子行動裝置之中。

極短的資料傳輸路徑

當產品採用以晶圓級封裝的晶片時，由於晶片與電路板間只隔著錫球（Solder Balls）或凸塊（Bumps），因此可大幅縮短電路傳輸途徑，又因電感與電容降低，故可有效減少電流耗損，與電磁波干擾發生的機率，進而提高電路的工作頻率。

超高散熱性能

由於晶圓級封裝技術少了以傳統方法封裝之IC外部密封的塑膠或陶瓷包裝，故IC晶片運作時所產生的熱損耗能，可直接從晶片背面以熱傳導與熱輻射方式發散，而不致增加主機板與機身內部的溫度，此特性可有效解決電子行動裝置產品的散熱問題。

目前晶圓級封裝技術一般適用於如行動通訊、消費性電子與可攜式產品之記憶體、整合性被動元件、類比、射頻、功率放大器、電壓調整器、PC元件等。

晶圓級封裝技術解析

由於電子產品對晶片體積縮小、運作速度提高與降低成本等需求殷切，因此業界開始運用直接晶片接合技術（Direct Chip Attach；DCA），作為另一種系統封裝的替代方法。過去幾年間，晶片尺寸封裝（Chip Scale Package；CSP）的出現，已經使IC封裝後的體積不斷縮小，為更進一步達成簡化生產流程並降低成本的目的，順應DCA的發展趨勢，許多業者便將Flip Chip、CSP及BGA等技術相結合，陸續研發出各式各樣的新製程，包括晶圓級封裝與基板覆晶技術（Flip Chip On Board；FCOB）等。以下將針對屬晶圓級封裝的Ultra CSP、Polymer Collar WLP以及FCOB三種技術進一步說明。

Ultra CSP

Ultra CSP屬於晶圓級封裝技術的一種，延續了CSP封裝後晶片尺寸大小與裸晶尺寸完全相等的特點，使用標準半導體製程設備，以薄膜重分佈層（Thin-film Redistribution Layer）和晶圓級的錫球黏著技術，在晶圓尚未切割前，便直接將錫球黏著於晶圓表面，因此不需經過打線接合（Wire Bond）和填膠（Underfill）等程序，晶圓在測試切割成為單一晶片後，即可透過表面黏著技術（Surface Mount Technology；SMT）直接安裝於電路板上。Ultra CSP因其封裝製程可藉由重分佈層將焊墊重新路由至JEDEC標準間矩，並在重新排列的焊墊上使用CSP尺寸的焊球進行接合，因此亦能沿用目前使用銲線封裝的IC設計，減少重新設計IC的成本。

Ultra CSP技術可同時構裝整個晶圓，晶粒（Die）在晶圓上便可完成封裝，再而將晶圓切割為個別封裝的IC，省去單一晶粒層級的組裝製程。此外，Ultra CSP也可與標準SMT組裝製程一起使用，不需要覆晶定位與填膠設備，因此原本採用TSOP或QFP的業者能夠直接轉而使用Ultra CSP封裝，而不需額外採購新機器。

同時Ultra CSP封裝結構更提供較高的電流處理能力，可解決記憶體模組等高效能IC對於低電壓、高電流封裝的需求。Ultra CSP封裝製程適合於RF、記憶體裝置（EPROM、快閃記憶體Flash）、邏輯／類比混合元件、電源控制裝置及各種整合式被動元件。

Polymer Collar WLP

Ultra CSP封裝最容易發生問題的地方，在於錫球與晶片面的連接處，會因機械性震動或是操作時之溫度差異而導致連接點斷裂，導致接觸不良的現象。Polymer Collar WLP技術即是為了強化錫球與晶片面接點的強度，以聚合物在錫球與晶片連結處的周圍，披上一層環狀的強化材質，可有效減少錫球與晶圓表面連接點的破裂機會。如(圖一)左側為一般Ultra CSP錫球；右側則為經由Polymer Collar WLP處理後的錫球與晶圓連結。

《圖一　CSP與WLP錫球連接方式比較》

採用Polymer Collar WLP封裝技術的晶片，可強化錫球與晶片接合處的強度，其錫球焊接處的接合壽命可延長30～50％，進而改善晶片對於系統運作之可靠度（board level reliability）；另外，Polymer Collar WLP也可適用於封裝較大尺寸的晶粒，並可將以往晶圓級封裝晶片的I/O數從50提升至80，大幅擴展晶圓級封裝技術的應用範圍，因而更多以往用CSP型態封裝的package種類，如TSOP、QFP和QFN等現在都可採用晶圓級封裝。

Polymer Collar WLP利用Ultra CSP封裝製程技術，僅在標準晶圓層級封裝步驟最後加入下列程序(4)，但程序(3)可省去一般助銲劑清洗流程；參考(圖二)：

《圖二　WLP封裝製程示意圖》

目前可攜式產品如行動電話、PDA、筆記型電腦、數位相機與MP3播放器等，皆可受惠於Polymer Collar WLP技術對IC可靠度與穩定性的提升，並強化產品品質，大幅延長產品使用壽命。

基板覆晶技術

FCOB為DCA的技術之一，與晶圓級封裝技術（如Ultra CSP）相當類似， 但不屬於同一分類，故在此對二者之間的差異稍做說明。

FCOB將裸晶翻轉後，透過凸塊或錫球直接與機板連接，與晶圓級封裝技術的差別僅在於FCOB是以晶片為單位進行封裝，並且FCOB在晶粒與基板組裝時需要進行填膠的程序來抒解應力，以提高元件可靠性。FCOB由於能提供細小（>150 μm）的球間距（ball pitch），與較大範圍的I/O（4～1600）數量，因此適用於小I/O的邏輯IC；亦可用於高I/O方面的應用，例如中央處理器CPU、ASIC等。但細小球間距（Fine Pitch）FCOB則受限於能與之匹配之PCB之能力。

晶圓級封裝技術並無進行填膠，為了降低來自基板與元件之間因熱膨脹差異所產生的應力，以及增加產品可靠性，因此必須增加元件與機板之間的距離，即選用更大的錫球來進行電性導通。目前如果原始的IC設計欲採用晶圓級封裝技術，必須利用重分佈技術，將錫球重新排列來增加錫球的間距，以達成加大錫球體積的需求。但在加大錫球體積的同時，IC的封裝高度也會相對提高，且所具備的I/O數只有4至100，因此較適合於低I/O、大電流的被動元件、RF射頻電路、功率元件或數位信號處理器等應用。

晶圓級封裝技術與FCOB在特性方面有所不同，成本上也有差異，業者可視產品設計上的需求，挑選適合的IC封裝方式，以符合產品規格與成本上的考量。

晶圓級封裝技術現況

國內各封裝大廠的晶圓級封裝技術來源，大多以國外大廠直接技術授權為主，除了Kulicke & Soffa的Ultra CSP外，尚包括Casio & OKI Electronic WLP、Fujitsu SuperCSP、Hitachi WPP、Dallas Semiconductor UCSP等，這些技術的差異性不大，且目前晶圓封裝尺寸皆以6吋與8吋晶圓為主，12吋晶圓因在晶圓級封裝方面尚無實際應用，因此各家只進行研發工作，尚未量產。植球間距與錫球球徑目前多為0.5mm/0.3mm，未來將朝0.4mm/0.2mm發展；晶片面積也正由5×5 mm擴大為6×6 mm，I/O數預計將可達100左右。

晶圓級封裝技術的應用與未來發展趨勢

目前晶圓級封裝的產品應用主要集中於三項領域，亦即低腳數IC（如RF與Power等）、記憶體（EEPROM、Flash Memory）與被動元件。未來市場發展除了低腳數元件將持續增加外，記憶體類等高速元件的應用也將會不斷發展。至於採用晶圓級封裝技術的產品多集中於低腳數元件上的主因，在於此類產品的尺寸較小，因此相同尺寸晶圓封裝後的晶片數量較多，每顆晶片平均的封裝價格可大幅減低，因此採用晶圓級封裝技術具有較高的吸引力。對於未來記憶體規格的高容量密度與高速度化，晶圓級封裝技術以最小的封裝後尺寸及最具潛力的低成本優勢，亦能為記憶體產業提供高經濟效益且高性能的封裝型態。

隨著消費性及通訊產業的興盛，產品的功能與獨特性將不斷增加，晶片的複雜度亦將大幅提升，進而對封裝的需求將會隨著晶片的特性而改變。封裝業者未來所面對的需求，將不像過往般僅遵循標準規格即可，業者必須能為客戶提供最先進且符合客戶需求的封裝服務與解決方案，並能將封裝技術改進及符合客戶需求視為未來的發展重點。

（作者為日月光半導體研發部總經理）