隨著終端產品快速發展，和IC製程持續微縮（Shrinks），傳統封測如SO、PLCC、DIP等，已無法滿足晶片在高效能、快速、高I/O數、小型化、低成本、省電與環保需求，必須邁向BGA、CSP、Flip Chip、WLP、無鉛封裝與SoC、晶圓級測試等先進封測技術。台灣半導體封測業可望憑藉半導體群聚優勢，發展出高階封測核心競爭力，徹底擺脫傳統封測進入障礙低、單價不高的窘境，掌握IDM委外的趨勢搶佔高階封測市場商機。

半導體封測代工市場概況

ETP指出，2002年全球半導體封裝、測試市場規模分別為147億4000萬美元與110億1900萬美元，佔整體半導體市場比重11.4％與8.53％，約略和2001年相當；如(圖一)。以區域別來看，根據SEMI報告指出，在2002年時，亞太地區已佔全球封測市場超過8成，預估2003年亞太地區的封測市場佔全球比重更將突破85％。

《》

台灣方面，根據工研院經資中心ITIS計畫資料，2002年台灣半導體封裝業產值為788億台幣，較2001年成長19.4％，以消費性產品的中低階封裝與Flash、DRAM等記憶體封裝為主。測試部分，2002年台灣半導體測試業產值為318億台幣，較2001年成長25.7％，以記憶體產品為主，比重將近50％左右。2002年前十大封測代工廠排名部分，美商Amkor 以14億6000萬美元營收獨占鰲頭，第二、三名分別為台灣日月光集團、矽品，營收為13億1000萬美元和6億4100萬美元，參考(表一)。

IDM高階封測委外代工趨勢確立

根據ETP的估計，2002年全球委外封裝的市場規模，約佔整體封裝市場的41.2％，較2001年的37.5％增加近4％，並以年複合成長率12％的速度逐年成長，預估至2006年比重將可達44.6％；參考(圖二)。

《圖二 全球封裝市場規模與委外比重》

過去封測主流技術演進大約十年才更替，因此國際IDM大廠均自行包辦封測業務，但國際IDM大廠在歷經前兩年的不景氣，加上封測技術藍圖快速演進，昂貴的高階封測設備已成為龐大沉重負擔。以AMD例，AMD過去都在自有廠內進行晶片封裝、測試，現在則把晶片組後段Flip Chip封裝委外給台灣日月光、悠立代工，部份BGA的產品也開始委外給日月宏代工，顯示IDM廠基於成本考量和更專注在市場與設計等核心競爭力，將封測業務委外代工的趨勢確立，並已由低階封測產品擴及高階產品，將有助於成為未來封測廠營運成長。

高階封測技術與市場趨勢

前段製造已進入12吋晶圓，0.13微米以下、銅、low-k製程世代，同樣後段封測也起了技術變革，如以Flip Chip接合取代打線接合，用晶圓級封裝取代以往先切割後再進行封裝方式等，發展高效能、高速、多腳數、小型化、低成本優勢的封裝技術與型式，如Area Array、Flip Chip、WLP（Wafer Level Package）、SiP（System in a Package）等先進封裝時代，以滿足CPU、PC晶片組、繪圖晶片、FPGA、ASIC晶片的高效能、高速、高積集度、高I/O數、環保、省電需求。

BGA&CSP兩者比重持續攀高

根據ETP 2002年公布資料顯示，BGA與CSP將帶動未來封裝市場成長， CSP 2001～2005年複和成長率為26.4％，其次為BGA的16.3％，遠高於同期整體市場複和成長率12.6％。

BGA封裝適用於高腳數IC產品，主要為 SoC、晶片組、繪圖、FPGA、無線通訊等應用晶片，均可採用BGA封裝，尤其I/O腳數超過300，傳統導線架的封裝方式已經無法滿足需求，對於BGA的需求愈迫切，ETP的預估，至2005年止，BGA封裝需求量成長幅度最大的將是來自通訊晶片的需求。

CSP適用於低腳數IC，封裝後的IC面積比晶粒（Die）大小不超過1.2倍，隨著DRAM朝向高速、體積小、高容量發展，DDR II以CSP（Chip Scale Package）為標準封裝型態，因此中小型封測廠商面臨由傳統TSOP（Thin Small Outline Package）封裝轉為CSP的轉型，此外，可攜式無線通訊產品、數位相機等對於Flash的需求增加，亦將助長CSP封裝市場的成長。

Flip Chip進入門檻高，技術勝出者將佔盡市場優勢

Flip Chip技術約為1960年IBM所開發，目的為降低成本、提高速度、提高元件可靠度，比較傳統速度較慢的打線接合技術，Flip Chip更適合應用在來高腳數、小型化、多功能、高速度等，因應具備通訊、上網、無線傳輸、數位影像、GPS所需之高效能的MCU、MPU、ASIC、RF、高階DSP、晶片組、SoC、繪圖晶片、Memory等趨勢IC，應用層面十分廣泛。Flip Chip在應用面驅使下成長速度十分快速，至2006年10年複合成長率為119％、而傳統打線連結方式複和成長率只有15％；參考(圖三)。

《圖三　IC封裝內連結數》

WLCSP節省成本蔚為主流技術

傳統IC封裝製程是先將晶圓切割成晶粒（Die），再進行封測，而WLP（Wafer Level Package；晶圓級封裝）簡化上述流程，直接由晶圓進行封裝、測試製程後再切割，中間不需在經過任何封裝步驟，在環保趨勢下將被大量應用。 以蔚為風潮的WLCSP為例，大幅降低封裝成本，WLCSP封裝的成本以單片晶圓計算，而非一般以單顆晶粒封裝的計價，因此切割出的晶粒數愈多，單顆晶粒的封裝成本就愈低，主要應用在IA、 DTV、E-Book、WLAN/Gigabit Ethernet、ADSL/Cell Phone Chipset、Bluetooth等未來新興產品，其中WLCSP不論在尺寸及成本上，均具相當優勢，因為未來發展相當看好，投入廠商認為12吋晶圓需求起來後，WLCSP也將跟著大行其道；參考(圖四)。

《圖四　2001～2005年WLCSP封裝數量》

SiP為SoC過渡方案

SoC現階段的發展面臨瓶頸及挑戰，如0.13微米的光罩費用高達100萬美元以上，另一方面製程間距愈微縮，閘極漏電流愈大，再者微細化後配線的延遲時間變長，亦造成高速化的困難。

SiP由於封裝中各個元件間仍維持獨立，因此可避免遇到SoC設計上類比與數位電路整合後製程上可能的困難，並降低在前期設計工作上電路設計的複雜度，縮短IC產品整體設計時程，同時確保製程良率水準；參考(表三)。因此在SoC技術尚未發展成熟之際，反而提供了SiP很好的發展機會；台灣封裝廠商如日月光、矽品、華泰等已具有相關技術，另外華治亦擁有MCM 的技術。

SoC、WLP測試為未來發展重點

過去半導體技術在後段封測研究的歷史發展上，都由前段製程推動後段封裝和測試技術發展，但目前封裝和測試技術發展方向將不同，封裝朝著BGA、CSP、Flip Chip、WLP等方向發展，測試則是朝向SoC、晶圓級測試發展。

由於 SoC功能複雜，相對使測試技術困難度愈來愈高，因此也提高測試機台的昂貴成本，將使IDM與設計公司將競爭力放在市場與晶片設計的本業，而把測試業務委外由測試廠進行測試，由於SoC是由許多不同功能的組塊整合而成，因此測試在電路設計的初期，即進行可測性設計（Design for Test；DFT）與內建自我測試（Built in Self Test；BIST）設計，以降低測試時間和成本。測試業應加強與上游設計業者的策略合作關係，取得關鍵測試能力，如混合訊號測試能力為未來的市場預作準備。

晶圓級測試為創新技術，結合WLP與特殊的Load Board與Probe Card設計（No Wiring），使測試品質達到最佳狀況，為一革命性之技術且成本低於傳統的測試方法，尤其有利於對電阻、電感及電容敏感的產品測試。

綠色封裝進軍全球市場接單

由於環保議題越來越被重視，各WTO貿易國未來產品想要打破各國家、區域經濟體貿易藩籬，必然要符合國際法規要求，因此製造綠色環保產品將是大勢所趨，無鉛技術將成為台灣測試產業，進軍全球市場接單重要的競爭利器。

隨著環保意識的抬頭，各國、區域經濟體開始限制鉛的使用，含鉛封裝品未來可能變成關稅障礙和市場保護花招，因此歐盟、日本，都急於發展相關標準與技術，訂定限制法規，以削弱他國電子製造業的競爭力，台灣封測產業應加快研發腳步，以無鉛封裝技術，突破大陸磁吸效應、國際市場非關稅障礙，以進軍全球市場接單。

台灣發展高階封測之機會與挑戰

台灣廠商應運用優勢，搶佔高階封測商機

台灣封測產業和晶圓代工產業並列世界第一，原因為獨創發展核心能力的經營策略，專業分工加上產業群聚的效應，成就龐大且完整的週邊支援體系，和Turn-Key服務，是台灣半導體發展高階封測產業最大優勢。在劣勢方面，早期因為台灣晶圓代工發達，股價高與員工分紅制度，對其他產業形成人立資源排擠現象，這幾年來隨著產業高獲利移由晶圓製造移到上游設計業，人才也隨之從事IC設計業，形成台灣在高階封測一大隱憂。台灣發展高階封測之SWOT分析參考(表四)。

持續投資先進製程設備與技術研發

IC封測產業在過去2年不景氣，經過購併、整合的調整過程後，景氣已初步見到回昇跡象，由於目前半導體技術日新月異，封測廠必須持續投入資本更新設備來配合不斷更新的技術，現階段Amkor已無力再投入資金；相對的，國內封測大廠日月光及矽品，在財務體質遠遠優於Amkor的情形下，不畏景氣持續擴大高階封測設備投資，可趁機擴大營運規模，取得更多的國際委外代工的訂單，日月光更有機會一舉擊敗Amkor登上全球封測龍頭地位。

未來封測產業的決勝關鍵，仍然在於高階封測技術與設備投資，廠商必須尋找本身市場利基所在，以提昇技術與市場佔有率，如日月光、矽品投入高階封裝技術以維持與國際IDM大廠關係，全懋則專注在PBGA基板業，力成則以記憶體專業封測領域見長等。

與同業策略聯盟，爭取最大利益

封測目前在中低階市場由於產能過剩，二線廠商基於資金與營運考量，較無力進軍高階測市場，唯有嚴格控制成本以固守中低階市場，並在景氣低迷時開始壓低報價，使低階產品價格淪落殺戮戰，廠商唯有不斷以經濟規模和壓低成本賺取微利，一線廠商則持續投入高階技術服務研發，企圖改變產品結構拉高競爭門檻，以提高營業利潤。

由於IDM廠不斷降低後段封裝測試產能投資，並加速將相關業務委外代工，台灣封測廠也不斷提高產能，並與同業間策略聯盟，來爭取IDM廠封測訂單，如矽品入主全懋，完成高階封裝產品線一元化生產鏈，不但為雙方擴增訂單來源，集團內專業分工也有助於整體成本有效控制。

京元電也與美、日等IDM大廠結盟，爭取更多訂單。華泰與台曜電子攜手跨入半導體高階封測市場之Turn Key業務，結合華泰的BGA封裝技術，與台曜在混合訊號、無線通訊、高頻邏輯等IC測試平台，提供客戶從封裝到測試一次購足的服務，以爭取新客源和訂單。矽品則以策略聯盟方式打造「虛擬」矽品集團，成員包括矽品（封裝＆測試）、矽格（PDIP/SO 封測）、南茂（DRAM&TCP 封測）、泰林（Memory Test）、宇通全球（RF Test）、ARTEST（Mixed Signal & RF Test）、欣興電子（PCB）、全懋（基板），提供客戶更完備服務。

大陸市場對高階封測產業並非全然有利

大陸的半導體市場在2002年成長38％，市場規模達170億美元，成長快速的內需市場加上大陸政府在政策上積極扶持半導體產業，2000年以中芯為首的晶圓代工產業開始蓬勃發展，其中，台灣的台積電也將落腳上海松江，預期台灣封測將繼晶圓雙雄登陸後，跟著前往大陸發展，以建立完整產業供應鏈。當地新建封測廠計劃參考(表五)。

不過大陸市場對高階封測產業並非全然有利，第一個原因是大陸目前因前段晶圓代工廠製程仍落後台灣，後段需求仍落在中低階封測市場，這對於強調高階製程技術競爭力的台灣廠商較為不利。第二個原因是，IDM國際大廠如IBM、Intel、AMD、Philips、Infineon等，在大陸雖不蓋晶圓廠，卻仍受興建封測廠即可享有「十八」號文件的賦稅優惠所影響，因此不一定會釋出高階封測代工訂單。第三，大陸雖然市場成長可期，但因大陸IC設計業並不發達，高階晶片仍倚賴進口。

加速因應技術瓶頸產生之營運模式變革

由於後段半導體封裝技術，必須設計出更多符合小型化的封裝技術與型式，加上高速、高積集度SoC測試技術發展困難度高，非封測廠可獨立負荷，已使得後段封測產業經營模式產生變化，廠商必需藉由合作結盟方式，與前段晶圓製造或基板供應商共同合作開發技術，以強化Bumping（凸塊）的製造能力、Flip Chip基板材料的取得等焦點。如聯電目前在高階Flip Chip製程藍圖，將外包給日月光、矽品、悠立、慎立等。台積電則與日月光、Amkor等業者合作。

測試業者更需加強與設計業者合作，以便於新產品開發初期，測試廠商便可以與設計業者同步進行測試流程開發，因此封測試廠商必須加速因應技術發展瓶頸產生之營運模式變革。

世代交替，技術本位新公司商機浮現

未來半導體在高階封測將分兩大族群，一方面如日月光、矽品等大公司，持續投資先進封測設備，以擴張經營規模與市佔率。另一方面也出現一些小規模的利基型公司，以專注先進封裝測試為主要營運項目，強調技術創新提升競爭力，努力控制成本，如WLP的裕沛，錫鉛凸塊的悠立、米輯，無凸塊覆晶封裝的鈺橋，晶圓級測試的欣銓等，這些公司雖然經營規模較小，但強調專注營業項目與技術、製程研發，在高階封測領域大有可為。