因应近年来人工智慧（AI）热潮推波助澜下，包括NVIDIA、AMD、Amazon等科技巨头无不广设资料中心，备妥「算力军火库」。因此带动庞大AI先进制程晶片需求，却也造就台湾半导体代工产业链产能缺囗，分别投入矽光子等先进封装制程布新局。

目前所称「先进封装」技术中的亮点，「扇出型封装」（Fan-Out Packaging）又可再细分为：扇出型「晶圆级」封装（Fan-Out Wafer-Level Packaging；FOWLP）已投入应用多年，进而投入发展扇出型「面板级」封装（Fan-Out Panel-Level Packaging；FOPLP）。预估在高效能运算（HPC）、AI应用驱动下，2024年面板级封装市场规模约为11亿美元、2029年达到69.4亿美元，2024~2029年复合成长率约44.56%。

两者最大差异则在於尺寸和利用率。由於FOPLP将IC封装基板从圆形改为方形，可使封装尺寸更大，拥有更高的生产灵活性；基板材料也可以改用金属、玻璃或其它高分子聚合物材料取代矽，又以玻璃基板在机械、物理、光学等性能上更具优越性。

面板级封装化圆为方 以空间扩产能

在相同晶圆单位面积的使用率上，方形基板以FOPLP >95%面积使用率，力压传统FOWLP晶圆封装<85%的面积使用率，具备可大批生产、成本低与生产周期短等优势，以提高生产效率、产量，相对减少切割过程中浪费的材料和成本，还盼可藉此缓解CoWoS吃紧产能。

图一 : 由於FOPLP将IC封装基板从圆形改为方形，吸引PCB载板和FPD面板制造厂商积极投入。（摄影：陈念舜）

一旦改为玻璃基板後，业界既不必担心载板会随着IC越来越大而翘曲；还可容纳封装更多的裸晶单位及I/O数，达到高密度连接和轻薄的封装，提升封装後元件效能；以及体积更小、效能更强大，又节省电力消耗等技术优势。降低蚀刻和电镀制程成本，而减少材料消耗；加上无须打线、凸块，可??降低每单位封装成本达30%；并在单一晶片上整合更多功能，从而以更低的成本实现轻薄产品，改善电气和散热性能。

举目前市场主流的510mmx510mm方型基板为例，可使用面积是既有12寸晶圆的3倍，不但可以塞下更多的晶片，也可大幅提升产能与降低每单位封装成本。估计现今扇出封装约占整个先进封装市场约10%，面板级解决方案又仅占整个扇出市场10%。更吸引晶圆厂与传统OSAT封测、整合元件大厂（IDM），以及PCB载板和FPD面板制造厂商积极投入。

现已涉入FOPLP封装业务的厂商发展的玻璃基板尺寸，大致可区分为：515x510mm主要采用者包括力成、矽品等；日月光除了采用300x300mm尺寸外，也采用了600x600mm的玻璃基板规格。已有供应链业者透露，台积电本来选择的玻璃基板尺寸是515x510mm，但最近新定案的版本则是与日月光相同的600x600mm。

导入TGV先进加工技术 发挥通电性能潜力

且随着AI晶片，高频高速通讯设备和元件需求的快速增长，日益凸显玻璃基板在先进封装技术中的重要性。比起有机铜箔基板电阻值低，减少晶片发热特性，具有更密集的布线能力与更高的讯号性能潜力，因此效率较隹，可靠度也表现更好。且因玻璃的平坦度极高，可承受高温和高电压，最适合车用IC、高压IC等晶片，无论是电池、高功率快充等都能派上用场，被视为传统基板的理想替代方案。

图二 : 随着AI晶片，高频高速通讯设备和元件需求的快速增长，日益凸显玻璃基板在先进封装技术中的重要性。（摄影：陈念舜）

如今主流玻璃基板的尺寸为515x510mm，在半导体和载板制程中均属於全新制程，涵盖玻璃金属化（Glass Metallization）、後续的ABF压合制程，及最终的玻璃基板切割。在玻璃金属化完成後的玻璃又称做「Glass Core」，制程涉及TGV（Through-Glass Via）、湿蚀刻（Wet Etching）、AOI光学检测、镀膜（Sputtering）及电镀（Plating）。

过去FOPLP迟迟未能普及应用的关键，便在於良率与品质的问题一直无法克服，像是玻璃容易破碎或是加工难度较高等；更重要的是，相关的封装材料、制程设备都需要重新开发与设计。

其关键的第一道工序「TGV」技术尽管早在10年前就已问世，但其速度未能满足量产需求，仅能达到每秒10~50个孔，使得玻璃基板技术至今尚未能起飞。台湾的??升科技自从5年前与北美IDM客户合作研发TGV技术，并於去年成功通过制程验证之後，已能实现每秒8000个孔（固定图形、矩阵型）或每秒600~1000个孔（客制化图形、随机分布类型），且精准度可达±5μm，符合3 sigma标准内，使玻璃基板终於达到量产规模。

并在今年SEMICON Taiwan展现联合发展玻璃基板中的核心技术Glass Core制程，共同完成515x510mm尺寸玻璃glass core样品，涵盖了从雷射改质、蚀刻通孔、种子层镀膜等制程。且提供针对ABF後玻璃雷射切割的雷射倒角（Laser Beveling）与雷射抛光（Laser Polishing）解决方案。

图三 : ??升科技在今年SEMICON Taiwan展现玻璃基板雷射加工的完整解决方案。（摄影：陈念舜）

掌握玻璃特性和成本优势 面板厂投入FOPLP後发先至

且有群创等以玻璃基板为主的面板厂业者，与工研院、强茂等业者共同投入研发FOPLP的时间也已经长达8年，无论是材料、设备等供应链势必加快速度跟上持续扩产因应，将成为未来高阶封装技术的趋势之一。

既可活化群创3.5代旧面板厂产线，6~7成设备与工程师皆可沿用，已折旧完毕的厂房及设备成本竞争力亦为竞逐订单的重要利基，又因为拥有生产制造的Know How，对於大尺寸玻璃面板搬运及加工特性早就了如指掌，造就跨入FOPLP最大优势，分别发展700 x 700 mm（RDL first制程）、620 x 750 mm（Chip first制程）尺寸面板。

未来，群创将成为汇聚半导体与面板於一身的厂家，同时也是业界首创的全球第一条面板产线转型封装应用的案例。但主要是其目前以生产成熟制程的PMIC为主，後续还需要进一步发展，才有机会朝AI GPU等级的FOPLP方向前进。

工研院指引FOPLP关键 已建立完整研发能量

工研院机械所组长黄萌祺也在今年SEMICON Taiwan举行的「半导体先进封装技术论坛」上，分析现今FOPLP所使用的技术与设备，将因为玻璃基板具有比晶圆更高刚性，减缓传统异质整合的翘曲问题；与晶圆差不多的低膨胀系数和介电损失（Df）的特性，可满足先进封装低热变形及高频/高速传输应用情境需求，将互连密度提高10倍以上，可直接与高频晶片、天线共同封装，成为异质整合技术的重要关键模组。

此外，玻璃基板因为够平整，可用来制作高密度RDL，满足翘曲度与载板细微线路（＜3μm）问题。针对目前CoWos封装包含晶片、中介层、载板，玻璃可用来取代传统矽质中介层，所以会要求达到200~300μm<500μm的极薄程度；若要能取代下方IC载板，还须选择500μm以上厚度，达到800μm或1mm、孔径和玻璃厚度的深/宽比约1:10，以达到一定密度也避免易碎风险，未来还会朝更高深/宽比发展。

工研院目前也以半导体技术为核心，结合模拟设计、智慧化监控等技术，开发具竞争力与节能减碳的关键设备，带动半导体和PCB产业发展，提升台湾半导体与电子设备暨关键零组件自主化。黄萌祺也在工研院机械所带领旗下电浆、湿式、研抛、低氟/低碳4大设备团队。

由於玻璃具有易脆性，所以玻璃封装基板需要高深宽比（AR>10）通孔制程，以满足线路密度与制程可操作性需求，TGV基板厚度应限制在≥300~800μmm。须开发项目则包含：

1.钻孔：雷射改质+蚀刻制程设备，藉此避免玻璃微裂，有别於传统面少了线路，毋须钻孔、填铜；

2.附着层：PVD或湿式制程设备扩大以配合高深宽比需求，因此增加成本与技术限制，所以开始有厂商思考以湿制程表面处理来取代PVD；

3.填铜：高深宽比填铜设备，可在玻璃钻孔後填铜来确保不会有缺陷，包覆铜镀液在内，则应避免造成後续可靠度验证时元件烧毁；

4.研抛：面铜平坦化设备；

5.检测：光学、X-ray等检测设备，前者主要针对玻璃钻孔、後者针对填铜设备，如今更发展出了复合式检测设备，，并由工研院提供模组和演算法；

6.接合：ABF与超薄玻璃的压合设备。

目前还待克服的重点之一，则是玻璃须先经过特殊波长的雷射照过改质後的蚀刻效率及表面品质虽然较隹，却有耗时3~4hrs太长的缺点，越高深宽比的蚀刻时间与难度更高，工研院现也正与德国等大厂讨论，如何在TGV阶段能以超快雷射一发钻孔贯通玻璃的可行性。

至於现今玻璃基板的尺寸主流为510mmx515mm，也有面板厂希??能做到600mmx700mm以加速成本下降，但黄萌祺认为：「未来还须考量先进封装成熟度，以良率优先，也不排除玻璃和有机载板共存发展的可能性。」

矽光子通透AI任意门 以时间换空间散热增效

针对目前生成式AI兴起之後，对伺服器的效能及资料传输环节带来极大考验，光讯号的频宽比电讯号高出许多，无论是在资料中心或云端主机板高速运算的晶片与晶片、伺服器与伺服器之间的短、中距通讯，将会变成主要的通讯型态。

包含即将进入量产的大型平行光学元件（Large Parallel Optics；LPO），与共同封装光学元件（Co-Packaged Optics；CPO），都是以2.5D先进封装的方式来整合EIC及PIC，以缩小元件尺寸，并达到低延迟、低功耗和其他的优点。但最大缺点就是成本高，无法更换单一元件。

因此在产业发展过程中，除了引进半导体先进封装和测试设备商，也吸引从事光学镜头、太阳能产业的光电测试设备商、滑台系统和对位模组厂商升级和转型。在光通讯及半导体产业对於CPO需求增加之下，高明铁近年来便展现转型成效，推出高精密度耦合对位系统，销售利基在於高精度的机械设计及根据核心技术开发搭配的应用软体，主要竞争对手为日本及德国厂商，正与全球国际AI伺服器领导厂商，以及台湾光纤被动元件与模组制造大厂洽谈合作。

图四 : 在光通讯及半导体产业对於CPO需求增加之下，高明铁近期推出高精密度耦合对位系统，与德日厂商竞争。（摄影：陈念舜）

工研院也在2018年成立「矽光子积体光电系统量测实验室」，提供8寸与12寸晶圆级光电元件自动化快速检测，包括元件设计、制程整合、光学封装及光电测试技术，串联国家矽光子上下游产业链。

工研院光电所组长方彦翔中指出，由於5G、AI及云端服务的快速发展，算力至今已成长千倍以上，造成大量耗电，引发热管理与功耗挑战，势必要大幅加快传讯速度。矽光子技术因此应运而生，除了利用CPO将先进光学元件（又称光引擎）与ASIC等矽基元件，整合在单一封装基板上；并整合光纤、数位讯号处理（DSP）、交换器ASIC等先进封测技术，利用光讯号在长距离传输中的低损耗特性，大幅提升系统的传输效率。

从2015年可??拔光学（Pluggable Optics）光收发模组的100G数据传输速率，包含放大器、光纤等元件将被CPO矽封装制程组合的光元件逐步取代，实现将光通讯模组和光交换晶片整合在同一封装基板，PIC光子积体电路与EIC电子积体电路也成为CPO技术备受讨论的关键议题。

藉此可提供更短的光学路径，从而达到最隹传输性能和最低功耗；同时降低系统复杂度，解决晶片及封装层面的互连挑战。至於每个AI伺服器柜内的板子间，还会存在许多GPU、HBM等都通过铜线传讯为主，甚至会改以LED光传输，也不像雷射一样容易受到温度影响，实现在极短距离内高速传输目标。工研院也自2018年起在政府支持下，开始着手建立完整试制平台，并领先全台引进首部可测得200G下的晶片频宽、供电讯号速度的测试设备。