Fractional-N PLL（分数-N型锁相回路）在理论上被视为可以超越Integer-N PLL（整数-N 型锁相回路）的效能极限，为达到这项突破，业界已经努力了许久。现在，有一种新的设计已经能让Fractional-N PLL达到理论上的效能。

本文将讨论现行架构的限制，及其对于效能的影响。接着讨论发展Fractional-N PLL的动机、演进，以及如何达到效能上的突破。(图一)为以ADF4252 Fractional-N PLL为基础所设计之1.8GHz Local Oscillator。

《图一 ADF4252功能方块图（functional block）》

Integer-N PLL vs. Fractional-N PLL

Integer-N PLL中的N与输出频率（RFOUT）和相位侦测比较器频率（FPFD）的关系可以用下列公式来表示：

《公式一 公式:N = RFOUT / FPFD （公式一）》

以1.8GHz LO为例，如(图二)，假设每个Channel为200kHz，PFD频率（FPFD）必须设定在200kHz，这是因为N计数器只能增加整数值的缘故。在此例中，N=1800MHz/200kHz=9000。为产生下一个相邻的频道，要跳200kHz，N的值就增加到9001。

《图二 Integer-N PLL》

在一个Fractional-N PLL中，N除法器被分成整数（INT）除法器和一个模数（MOD）除法器，可以下列公式表示与输出频率（RFOUT）和相位侦测比较器频率（FPFD）的关系:

《公式二 （INT + FRAC/MOD） = RFOUT / FPFD 》

《图三 Fractional-N PLL》

这就是Fractional-N的本体，现在PFD频率可以大于RF频道分辨率，这减少了相位噪声（Phase noise），但可能导致Spurious的产生，如(图三)。在ADF4252 Fractional-N PLL中以三阶sigma-delta内插器，提升了相位噪声（Phase noise）效能，而且可以有效控制Spurious，如(图四)。

《图四 ADF4252 Fractional-N PLL》

Reference Spurs

有一个与Fractional-N PLL息息相关的缺点，就是它们不好的Spurious Performance。 不过，由于ADF4252使用sigma-delta抖动能力（dither），将Spurs推低到噪声层。当操作在最低寄生模式（Lowest Spur mode）时，抖动电路就启动。这让离散的寄生能量（Spurious）随机化，有效地将它转换到白噪声（white noise）的范围。此外，使用以sigma-delta为基础的分数内插器，Spurs是以数字的方式产生，因此在温度变化的时候仍能稳定地控制spurious performance，ADF4252的Spurious随高低温变化值会低于3 dB。其他现存的Fractional-N PLL解决方案，Spurious容易随温度而大幅变化，主要是因为使用模拟的分数补偿，模拟补偿的方式易受温度条件影响。

Programmable Modulus可程序模数

其他在改善效能上的重要是在于可编程模数（programmable modulus）的想法，这是来自于一项Fractional-N PLL非常简单的特性。最接近载波的寄生信号（Spurious） 会出现在模数（MOD）除以PFD频率 （FPFD） 时。一般PLL提供非常高的分辨率固定模数值（fixed modulus），例如218 或 222。将之放到实际的应用上，种种限制很快的就显而易见。重新看这个例子，PFD在13MHz下运作。假设Fractional-N PLL具有一个固定的22位模数，则跟着第一个寄生信号会从载波出现13 MHz/222 = 3 Hz。由于这个寄生信号也会有谐波（harmonics），所以寄生信号会出现在6 Hz, 9 Hz, 12 Hz等频率。在GSM1800应用中，回路滤波器 （loop filter） 的带宽一般大概选在20KHz。这表示当通过低通回路滤波器（low pass loop filter）时，寄生信号看不到衰减，并且会同时在系统的RF输出端出现。事实上，由于寄生信号紧密相连，它们实际上看起来像宽带噪声，会降低整个系统的效能。

《图五 高分辨率固定模数（fixed modulus）的寄生信号贡献度》

用户可能会想到从某处贡献出来的噪声，可是事实上却是许多Spurs聚集在一起，(图五)显示的就是这个现象。噪声层为-90 dBc/Hz，可是寄生信号（Spurs）使它变成一个-70dBc/Hz的实际噪声层（effective noise floor），这是固定式模数法（fixed modulus）无可避免的缺点，因为要提高频率精确度就必须使用高阶分辨率。将固定式模数法（fixed modulus）与可编程模数（programmable modulus）做一比较，在采用ADF4252的例子中，其模数可以被编程到65，由一个13MHz PFD频率产生需要的200 kHz频道步阶。

由上述中得知，寄生信号（Spurs）将会出现在13 MHz/65 = 200 kHz offset carrier。在此一200kHz寄生信号上，而20kHz的回路带宽（loop bandwidth）将会提供十倍以上的衰减。因此，使用可编程模数（programmable modulus）产生的寄生信号将会比从载波产生的寄生信号更远，也会因回路滤波器（loop filter）而衰减。它的谐波分得更远，因而也会被滤波器衰减。这表示并没有宽带噪声与固定模数法的关联性。如(图六)所示，In-band noise为-90 dBc/Hz。

《图六 可编程模数（programmable modulus）的寄生信号贡献度》

@大標:固定（Fixed modulus）vs. 可编程模数（Programmable modulus）

很清楚地，可编程模数在针对寄生效能所实做的Fractional-N PLL解决方案时，其做法更为有效。下一个问题要问的是为什么以前没有可编程模数？答案是在于搭配固定式模数设计所应用的逻辑。为了使RF输入频率尽可能准确，模数必须做的和增加的分辨率一样大。回头参考例子，合成1.8 GHz RFOUT：

《公式三 公式:》

RFOUT = R × [INT + （FRAC/2N）] （N为模数的分辨率， 设为17 位）

RFOUT = 13MHz × [138 + （60495/217）

RFOUT = 1.800000023 GHz。

17位模数可以达到23Hz内的准确度。使用一个固定式22位模数能让PLL合成出所要的3Hz内的频率。因此，模数的分辨率尽可能做大以使RF频率更加准确。不过，若植入一个可编程模数就不需要非常高的分辨率。这是早已预料到的一个关键点。ADF4252具有可编程的12位分辨率，这代表任何从1到4095的模数都可以被使用。再一次参照范例，了解到1.8GHz输出，200kHz分辨率和一个13MHz参考源，模数被编程至65。该输出频率可表示为：

《公式四 公式》

RF = Fpfd × [INT + （FRAC/MOD）]

将模数编程至 65，

RFOUT = R × [INT + （FRAC/MOD）]

RFOUT = 13 MHz × [137 + （30/65）]

RFOUT = 1.8 GHz

可编程模数（Programmable modulus）能确保正确的频率得以实现，因此就不需要一个非常高阶的固定模数。

可编程模数（Programmable modulus）还可增加用户操作上的弹性。可编程模数对多重标准应用（Multi-standard applications）而言非常有用。ADF4252具有12位分辨率，但实际上完全的可编程能力使它更具弹性。具有可编程模数还有更多的优点，如可以确保维持多重标准应用的回路稳定性。假如一支双模电话需要PDC和GSM1800标准，可编程模数就很有用。PDC需要25kHz频道步阶分辨率（channel step resolution），但是GSM1800需要200 kHz频道步阶分辨率。13MHz参考信号可以直接提供给PFD。当在PDC模式下，模数可被编程到520（13 MHz / 520 = 25 kHz）。针对GSM1800操作（13 MHz / 65 = 200kHz），模数可再被编程到65。重要的因素在于PFD频率保持为一个常数 （13MHz），这使得用户得以设计一个回路滤波器，可被用在二种标准的设定上，而不会遇到稳定度的课题。RF频率对上PFD频率的比值N，会影响转换函数，因而稳定了这个系统。

《公式五 公式:》

保持这个N关系为常数，并在一个稳定的滤波器中替代改变模数因子的结果。

相位噪声（Phase noise）

ADF4252在相位噪声效能上提供真正的改善，并超越现有的Integer-N PLL。在GSM1800应用中，频带内相位噪声的改善可以达到15 dBc/Hz，理由如下：使用一颗Integer-N PLL的in-band相位噪声是PFD的噪声层，取20 log N（此处N为RF频率对PFD频率的比率）得到降低的程度。在我们的范例中， N = 1.8 GHz/200 kHz = 9000，这表示在VCO输出的噪声是PFD噪声，取20(log 9000)=78 dB（参考图二）。在Fractional-N PLL中，比PFD可使用较高的频率。因此， 取20 log N后降低得并不是如此严重。回到范例中，N=138。因此，PFD噪声只有取20(log 138)=43 dB。但是在较高频率下操作PFD会造成不利结果。此不利结果是10 log（PFD频率增加）= 10 log（13 MHz/200 kHz）= 18 dB。所以真正相位噪声改善是78 - 43 - 18 = 17 dB。

《图七 Integer-N PLL和Fractional-N PLL之间频带相位噪声的比较》

(图七)显示针对GSM1800结构，在ADF4252 Fractional-N PLL和一个Integer-N PLL之间相位噪声效能的量测比较图。到目前为止， Fractional-N PLL解决方案已经保证达到理论上的效能水平，但是却不能将此一改良转换到制程上。理由是所用的分数引擎会灌入噪声给系统，所以理论上可改善的期待越来越受到否定。一部分噪声的产生来自于宽带噪声，如上所述，所以可编程模数只是改善噪声效能计划的一部分。了解了宽带噪声是需要加以解决的主要课题，再加上在sigma-delta技术方面知识的延伸，也促使在分数引擎中使用抖动（dithering）和噪声锐化（noise shaping）的突破。

在ADF4252中，决定用三阶sigma-delta解调器（modulator）来提供最佳的效能。为提升相位噪声（Phase noise），充电泵浦（charge pump）线性特性也须特别注意，这是因为充电泵浦的非线性特性会直接转换成寄生信号能量。在第一个地方减少寄生信号到最小，代表sigma-delta表现出较小的抖动，也因此减少白噪声（white noise）的产生。因为ADF4252是一颗泛用型的组件，它可提供软件的可编程能力，这样用户就可以在噪声与寄生效能之间得到折衷，让用户针对应用与规格将ADF4252达到优化。

相位再同步（Phase Re-sync）

ADF4252中另一项特性就是相位再同步。下一代无线网络正在考虑邻近蜂胞（Cell）频率再使用的课题。这可增加网络服务容量。但在目前GSM中，邻近蜂胞并没有使用相同的频率，这是为了避免邻近蜂胞会发生相同频率干扰。这样的带宽减少也限制了系统的容量。Fractional-N PLL可被用来将天线数组相位化，这样邻近蜂胞就可以重复使用相同的频率。这个想法是，一只天线的相位可能会与自身蜂胞范围内另一只天线的相位干扰。这样在某些特定方向，提供建设性的干扰（相位内），而在另外其他方向，则有破坏性干扰；这将确保在邻近蜂胞内使用同频率是可能的。

课题在于假设一颗Fractional-N PLL由频率A（和相位A）跳跃到频率B（和相位B），然后再回到频率A，这样将不必要回到相位A；它可以回到任何M相位，这个M就是模数（MOD）的值。如此，ADF4252在已经作用的范例中可能有65个可能的相位状态。相位再同步的特性旨在解决此一问题。在sigma-delta被重设之前，再同步计数器设定PFD周期的数值，在新的频道已经被编程之后。重设Sigma-delta整合器到它们的种子值（seed value）， 使每次一个新频道被编程，可确保synthesizer永远会重回到相同的相位中。

结论

总体而言，ADF4252对于Fractional-N PLL解决方案而言是一种崭新的做法，并且专注在效能与接受度上。藉由特别的Sigma-delta分数引擎和充电泵浦 （charge pump） 对PLL整体效能的帮助，这颗Programmable Fractional-N PLL可以提供比固定式设计更有弹性的解决方案。

（作者任职于美商亚德诺）